JPS611259A - Gate control circuit - Google Patents
Gate control circuitInfo
- Publication number
- JPS611259A JPS611259A JP11986284A JP11986284A JPS611259A JP S611259 A JPS611259 A JP S611259A JP 11986284 A JP11986284 A JP 11986284A JP 11986284 A JP11986284 A JP 11986284A JP S611259 A JPS611259 A JP S611259A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitor
- control signal
- circuit
- gate control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、自己消弧形半導体素子のゲート制御回路に係
シ、特に急峻で大きいゲート電流を供給するためのゲー
ト制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a gate control circuit for a self-extinguishing semiconductor device, and particularly to a gate control circuit for supplying a steep and large gate current.
パワートランジスタやゲートターンオフサイリスタ(以
下GTOと記す)などの自己消弧形半導体素子は、高速
でターンオンおるいは、ターンオフさせるために、その
制御極−陰極間に立上りが急峻で、比較的大きいゲート
電流を流す必要がある。Self-extinguishing semiconductor devices such as power transistors and gate turn-off thyristors (hereinafter referred to as GTO) have a relatively large gate with a steep rise between the control electrode and the cathode in order to turn on or turn off at high speed. Current needs to flow.
立上りが急峻で大きい電流を得る方法としては、一般に
、コンデンサの蓄積電荷を放電させる方法がよく使用さ
れる。$5図は、 GTOのオンゲート電流供給のため
に示した回路例であシ、電源L1゜E2と、抵抗10
、11と、コンデンサ加と、スイッチング素子30とG
TO5Qとから成る。第6図は、 GTOのオフゲート
電流供給のための回路例であり、電源Eと、抵抗to
、 iiと、コンデンサ20と、スイッチング素子30
、40と、G’l’05Qと、パルストランスωと、
ダイオード?0 、71 、72とから成る。第7図は
GTOのオフゲート電流を供給するための他の回路例で
アシ、電源Eとコンデンサ加と、スイッチング素子30
とGTO50と、パルストランス印と、ダイオード70
、73とから成る。これらのゲート回路はいずれも、
それぞれのスイッチング素子30がオンした際、コンデ
ンサ加から立上りが急峻で大きい電流を流し、コンデン
サ20の蓄積電荷がある値まで放電された後ひきつづき
電源Eから電流を流すことができる。スイッチング素子
30がオフすると、コンデンサ20は再び充電され、次
の動作を待つ。Generally, a method of discharging the accumulated charge in a capacitor is often used to obtain a large current with a steep rise. Figure $5 is an example of a circuit shown for supplying on-gate current of GTO.Power source L1゜E2 and resistor 10
, 11, capacitor addition, switching element 30 and G
It consists of TO5Q. Figure 6 is an example of a circuit for supplying off-gate current to the GTO, with a power supply E and a resistor to
, ii, capacitor 20, and switching element 30
, 40, G'l'05Q, pulse transformer ω,
diode? It consists of 0, 71, and 72. Figure 7 shows another example of a circuit for supplying the off-gate current of the GTO, which includes a power supply E, a capacitor, and a switching element 30.
and GTO50, pulse transformer mark, and diode 70
, 73. Both of these gate circuits are
When each switching element 30 is turned on, a large current with a steep rise is caused to flow from the capacitor, and after the accumulated charge in the capacitor 20 is discharged to a certain value, current can continue to flow from the power source E. When the switching element 30 is turned off, the capacitor 20 is charged again and waits for the next operation.
しかしながら、第5図乃至第7図のいずれの回路におい
てもスイッチング素子30がオフしてから、再びコンデ
ンサ20が所望の電圧まで充電されるまで時間がかかる
。すなわち、第5図、第6図においては、抵抗10とコ
ンデンサ20の時定数が、第3図においては、パルスト
ランス60の1次側の第1の巻線(nl)のインダクタ
ンスとコンデンサ20との充電時定数があるためである
。However, in any of the circuits shown in FIGS. 5 to 7, it takes time until the capacitor 20 is charged to the desired voltage again after the switching element 30 is turned off. That is, in FIGS. 5 and 6, the time constant of the resistor 10 and the capacitor 20 is the same as that of the inductance of the first winding (nl) on the primary side of the pulse transformer 60 and the capacitor 20 in FIG. This is because there is a charging time constant of .
大型GTOでは、オンゲート電流として、たとえば、1
0〜30A ピーク、オフゲート電流として、200〜
300A ピークが必要となる。GTOインバータ装置
などにおいて、PWM制御するような場合、GTO動作
周波数が高くなった時でもオンゲートあるいは、オフゲ
ート電流は十分に供給するためには、前述のコンデンサ
の充電時間を考慮する必要がある。万一、不十分なゲー
ト電流を供給したような場合には、GTOを破損させる
可能性があシ問題となる。In a large GTO, the on-gate current is, for example, 1
0~30A peak, off-gate current: 200~
300A peak is required. When performing PWM control in a GTO inverter device or the like, it is necessary to consider the charging time of the capacitor described above in order to supply a sufficient on-gate or off-gate current even when the GTO operating frequency becomes high. If an insufficient gate current is supplied, the GTO may be damaged, which poses a problem.
したがって、本発明の目的は前述の点に鑑みなされたも
のであシ、自己消弧形半導体素子へ、必要十分なゲート
電流を供給することができるゲート制御回路を提供する
ことにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention has been made in view of the above-mentioned points, and it is an object of the present invention to provide a gate control circuit that can supply a necessary and sufficient gate current to a self-extinguishing semiconductor element.
この目的を達成するために、本発明はゲート回路のコン
デンサへの充電が完了するまでは、自己消弧形半導体素
子へのゲート制御信号を与えないように制限したもので
ある。In order to achieve this object, the present invention restricts the gate control signal from being applied to the self-turn-off type semiconductor element until the charging of the capacitor in the gate circuit is completed.
以下、本発明の一笑施例について第4図を参照して説明
する。第4図は、第1図乃至第3図に示すコンデンサ2
0の充電電圧を検出するツェナーダイオード21と、充
電電圧を論理信号に変換する7オトカプ222と1.G
TOのゲート制御信号人の反転信号によりトリガされる
単安定マルチ%、26と、クリップ70ツブUと、アン
ド回路5とから成る。Hereinafter, a simple embodiment of the present invention will be explained with reference to FIG. Figure 4 shows the capacitor 2 shown in Figures 1 to 3.
A Zener diode 21 that detects the charging voltage of 0, a 7-otocap 222 that converts the charging voltage into a logic signal, and 1. G
It consists of a monostable multi % 26 triggered by the inverted signal of the gate control signal of TO, a clip 70 tube U, and an AND circuit 5.
第2図は、第1図の動作を示すタイムチャートである。FIG. 2 is a time chart showing the operation of FIG. 1.
第2図をもとに第1図の動作を説明する。The operation shown in FIG. 1 will be explained based on FIG. 2.
GTOのゲート制御信号A(オンゲート信号、又はオフ
ゲート信号)が与えられると、コンデンサ20の電圧が
十分確立している場合には、7リツプ70ツブ24がセ
ットされ、その出力りは「1」になっているので、E点
の信号がただちに出力され、単安定ブルチ26によって
定められた幅のゲート制御信号Fが得られる。フリップ
70ツブ冴は、信号Aの立下りでリセットされる。ゲー
ト制御信号Fが終了し、ゲート電流供給が終了すると、
ゲート回路のコンデンサ20は再び充電され、充電々圧
が予め定められた電圧(第4図のツェナダイオード21
の電圧)まで達すると、フォトカプラ22がオンして、
再び次の制御信号Aを待つ。第2図の破線は、時刻t。When the gate control signal A (on-gate signal or off-gate signal) of the GTO is applied, if the voltage of the capacitor 20 is sufficiently established, the 7-lip 70-tub 24 is set, and its output becomes "1". Therefore, the signal at point E is immediately output, and the gate control signal F having the width determined by the monostable circuit 26 is obtained. The flip 70 is reset at the falling edge of the signal A. When the gate control signal F ends and the gate current supply ends,
The capacitor 20 of the gate circuit is charged again, and the charging voltage is set to a predetermined voltage (the Zener diode 21 in FIG.
When the voltage reaches ), the photocoupler 22 turns on,
Waits for the next control signal A again. The broken line in FIG. 2 indicates time t.
にてコンデンサ加の充電が完了する前に制御信号Aが与
えられた場合であシ、時刻t1まで待って、コンデンサ
20の充電々圧が確立後に出力E及びFを出すよう制御
されている。If the control signal A is applied before the capacitor is completely charged, the control is such that it waits until time t1 and outputs the outputs E and F after the charging pressure of the capacitor 20 is established.
第3図は、本発明の他の実施例を示したもので、第1囚
と同一符号は同一の要素である。第3図の動作タイムチ
ャートを第4図に示す。第3図では、第1図のコンデン
サ電圧を検出する代りに、コンデンサの充電時定数に相
当する時間を予め単安定マルチ詔にて設定し、この設定
時間を経過しないかぎシ、GTOへのゲート制御信号F
を発生しない構成となっている。第4図の破線は、前述
の単安定マルチ設定時間内の時刻t。に制御信号Aが入
って来た場合の動作を示したもので、時刻1.になって
からゲート制御信号Fは出力される。又、設定時間内に
入ったノイズなどを出力することもない。FIG. 3 shows another embodiment of the present invention, in which the same reference numerals as in the first embodiment represent the same elements. The operation time chart of FIG. 3 is shown in FIG. 4. In Fig. 3, instead of detecting the capacitor voltage in Fig. 1, a time corresponding to the charging time constant of the capacitor is set in advance using a monostable multi-element, and the gate to the GTO is set before this set time elapses. Control signal F
The configuration is such that it does not occur. The broken line in FIG. 4 indicates time t within the monostable multi setting time mentioned above. This figure shows the operation when control signal A is input at time 1. The gate control signal F is output after the time. Furthermore, noise that has entered within the set time is not output.
第1図及び第3図においては、ゲート制御信号Fを単安
定マルチで固定幅に変換しているが、固定幅に限定する
ものではない。In FIGS. 1 and 3, the gate control signal F is converted to a fixed width using a monostable multi-channel signal, but the width is not limited to a fixed width.
以上説明のように、本発明によれば自己消弧形半導体素
子のゲート回路にコンデンサを備え、このコンデンサの
放、電により立上如の急峻な大きい電流を前記素子のゲ
ートへ供給する際に前記コンデンサの電圧が所定値以上
の値になるまでゲート制御信号の出力を制限することに
より、インバータのPWM制御時などにも自己消弧形半
導体素子のゲートへ必要十分なゲート電流を供給すると
とができる自己消弧形半導体素子のゲート制御回路を提
供することができる。As explained above, according to the present invention, a capacitor is provided in the gate circuit of a self-extinguishing semiconductor device, and when a large current with a steep rise is supplied to the gate of the device by discharging and discharging the capacitor, By limiting the output of the gate control signal until the voltage of the capacitor reaches a predetermined value or higher, a necessary and sufficient gate current can be supplied to the gate of the self-turn-off type semiconductor element even during PWM control of the inverter. A gate control circuit for a self-extinguishing semiconductor device can be provided.
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の動作を説明するためのタイムチャート、第3図
は本発明の他の実施例を示すブロック図、第4図は第3
図の動作を説明するためのタイムチャート、第5図乃至
第7図は従来のゲート回路図である。
E、E、、E2・直流電源 10 、11 抵抗2
0 コンデンサ 30.40 スイッチ素子
5Q −、GTO60パルストランス
70〜73 ダイオード %、26 単安定マ
ルチ2J・・ツェナダイオード 22 フォトカプラ
24 ・7リツプフロツグ 25・・ANDゲート(7
3]7) 代理人 弁理士 則 近 憲 佑 (ばか
1名)第1図
第2図
a tf
第3図
tρi7
第5図
/n
第6図
第7図
7θFIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a time chart for explaining the operation of FIG. 1, FIG. 3 is a block diagram showing another embodiment of the present invention, and FIG. The figure is the third
A time chart for explaining the operation shown in the figure, and FIGS. 5 to 7 are conventional gate circuit diagrams. E, E,, E2・DC power supply 10, 11 Resistor 2
0 Capacitor 30.40 Switch element 5Q -, GTO60 pulse transformer 70-73 Diode %, 26 Monostable multi 2J... Zener diode 22 Photocoupler 24 7 lipfrog 25... AND gate (7
3] 7) Agent Patent attorney Noriyuki Chika (1 idiot) Fig. 1 Fig. 2 a tf Fig. 3 tρi7 Fig. 5/n Fig. 6 Fig. 7 7θ
Claims (1)
の大きいゲート電流を供給するためのコンデンサと、こ
のコンデンサの蓄積電荷を放電させるためのスイッチン
グ素子を具備するゲート制御回路において、前記コンデ
ンサの充電電圧が所定に達しているか否かを直接又は間
接的に判別する回路を設け、該回路で前記スイッチング
素子の閉路を制御し得るようにしたことを特徴とするゲ
ート制御回路。In a gate control circuit comprising a capacitor for supplying a gate current with a steep rise and a large peak value to the gate of a self-arc-extinguishing semiconductor element, and a switching element for discharging the accumulated charge of the capacitor, 1. A gate control circuit comprising: a circuit that directly or indirectly determines whether a charging voltage has reached a predetermined value; and the circuit can control closing of the switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11986284A JPS611259A (en) | 1984-06-13 | 1984-06-13 | Gate control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11986284A JPS611259A (en) | 1984-06-13 | 1984-06-13 | Gate control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611259A true JPS611259A (en) | 1986-01-07 |
Family
ID=14772106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11986284A Pending JPS611259A (en) | 1984-06-13 | 1984-06-13 | Gate control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611259A (en) |
-
1984
- 1984-06-13 JP JP11986284A patent/JPS611259A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5351179A (en) | Lossless active snubber for half-bridge output rectifiers | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| EP0084555B1 (en) | High speed transistor switching circuit | |
| US6038145A (en) | Controller for a power switch and method of operation thereof | |
| CA1141823A (en) | Vmos/bipolar dual-triggered switch | |
| JPH0629810A (en) | Voltage-controlled semiconductor switch drive circuit | |
| US6320362B1 (en) | Passive auxiliary circuit for series connection of a power switch | |
| EP0649214A2 (en) | High efficiency switch mode regulator | |
| EP0079130B1 (en) | Reactive snubber for inductive load clamp diodes | |
| GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
| JPH0250518A (en) | Drive circuit for electrostatic induction type self-extinguishing element and inverter device having electrostatic induction type self-extinguishing element | |
| US6147888A (en) | Voltage converting circuit | |
| US4393316A (en) | Transistor drive circuit | |
| JPS611259A (en) | Gate control circuit | |
| US4001607A (en) | Drive circuit for a gate semiconductor device | |
| JPH10209832A (en) | Semiconductor switch circuit | |
| JPH0226813B2 (en) | ||
| JPH02262826A (en) | Overcurrent detection method and device for electrostatic induction self-extinguishing element, drive circuit and inverter device using the same | |
| JPH0681500B2 (en) | Switching circuit | |
| JP2656625B2 (en) | Resonant converter | |
| JP3756353B2 (en) | Semiconductor device drive circuit | |
| JP3416065B2 (en) | Driver circuit for semiconductor device | |
| JPH0382362A (en) | Gate driving circuit | |
| JPH0318053Y2 (en) | ||
| JPS591062B2 (en) | Gate control circuit of gate turn-off thyristor |