JPS611277A - 自励発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スイッチングレギュレータの自励発振回路に
係υ、特に、主スイッチ素子に電界効果型トランジスタ
を用いるものに好適な自励発振回路に関する。

〔発明の背景〕

従来の自励発振回路は、第１図に示すように、主スイッ
チ素子としてバイポーラトランジスタ（以下単にトラン
ジスタと記す）を用いている。

図において、Ｅは直流電源、Ｔは主変圧器で一次巻線ｎ
ＩＮ帰還巻線ｎＢと二次巻線ｎ２で構成される。

Ｒ１は高インピーダンス素子、例えば、抵抗、Ｒ２は抵
抗、Ｃ１はコンデンサ、ＤＩ　はダイオード、Ｑはトラ
ンジスタである。このようなブロッキング発振を応用し
た自励発振回路は、変換電力を大きく取扱うことができ
ない欠点がある。即ち、Ｑのコレクタ電流＃′ｉｎ　Ｂ
の正帰還出力で供給されるベース電流に依存するから、
二次巻線ｎｔに太きい出力を得るためにはコンデンサＣ
３の容量ヲ大きくとって、ビ〜り値の大きい振動電流を
Ｑのベースに供給する必要がある。

しかし、Ｃ１の容量を大きくとるほど自励発振の周期が
大きくなるから、所定の出力を得るためには主変圧器の
Ｖｔ積を大きく設計しなければならない。これは変圧器
体積を無用に大きくする。

また、トランジスタＱのべ〜スミ流が、上述のように０
１　を介して流れる減衰振動電流となるため、Ｑのター
ンオフ期間が長くなシ、スイッチング損失が増大する。

しかも、トランジスタの単体特性や温度によって導通期
間が大きく変わり、安定なスイッチング動作が得られな
い。

このような理由から従来の自励発振回路は、数Ｗ以下の
小電力の電源確立にのみ使用されている。

しかし、近年、数十Ｗ級以上のスイッチングレギュレー
タに安定な自励発振による主スイッチ素子の駆動が望ま
れている。特に、多出力のものでは、各出力毎に個々に
出力を制菌することによシクロスレギュレイションがな
く、出力制菌系の簡素化が得られ、スイッチングレギュ
レータ全体として部品点数の低減、低コスト化が図れる
。

このため、制仰電力が少なくてスイッチング動作ができ
る電界効果型トランジスタ（以下ＭＯ８ＦＥＴと記す）
を用いる自励発振回路が検討されている。しかし、ＭＯ
Ｓ　ＦＥＴは制菌電極と主電極間の入力インピーダンス
が高いために、その回路構成が困難とされてきた。例え
ば、第１図の主スイッチ素子ＱＩＣＭＯ８ＦＥＴを用い
た場合、帰還巻線出力でターンオンした後、この正帰還
電流が途絶えた後も導通状態を長く維持しているため、
発振が起こらない。この場合、主変圧器が飽和してＭＯ
Ｓ　ＦＥＴは破壊する。

〔発明の目的〕

本発明の目的は、大きな変換電力を得るのに好適なスイ
ッチングレギュレータの自励発振回路を提供するにある
。

〔発明の概要〕

本発明は、大きな開側電力を必要としないＭＯＳＦＥＴ
を主スイッチ素子とし、主変圧器に第一の帰還巻線と第
二の帰還巻線を設け、各々の正帰還出力でＭＯＳ　ＦＥ
Ｔ　Ｏ制菌電極にオンゲート電流とオフゲート電流を供
給する。自励発振の周期は、第一の帰還巻線と直流電源
の間に直列に接続される高インピーダンス素子とコンデ
ンサの時定数で定め、導通期間は、第二の帰還巻線に接
続されるコンデンサが正帰還出力で充電される時定数と
スイッチ回路の動作で定められる。

このスイッチ回路は、入力側の直流電源電圧が許容範囲
で変動しても、常に一定のＶｔ積でスイッチング動作を
するようにしである。

〔発明の実施例〕

本発明の基本回路構成を第２図に示す。図において、Ｍ
ｌ　け主スイッチ素子となるＭＯＳ　Ｆ’ＥＴで、Ｄが
ドレイン、Ｓがソース、Ｇがゲート電極である。１月は
第一の帰還巻線で、制限抵抗Ｒ４、コンデンサＣ２及び
ダイオードＤ、がＭ、のゲート電極に直列に接続されて
いる。Ｒ，Ｆｉ高インピーダンス素子で、例えば、抵抗
が用いられる。

次に、ｎＢ、は第二の帰還巻線で、制限抵抗Ｒ６、コン
デンサＣ３、ダイオードＤ３の直列回路が接続され、コ
ンデンサＣ８はスイッチ回路１を介してゲートとソース
電極に接続されている。Ｒ１はＣ８の放電抵抗である。

本発明の動作を主スイッチ素子Ｍ、がターンオフした直
後から゛説明する。高インピーダンス素子Ｒ３を介して
流れる電流は、最初はコンデンサＣ７側に流れる。これ
はＭｌのターンオン時にｎＢ、の誘起電圧を０２とＭｌ
の極間容量Ｃｌ　ｇ　ｍ　　で分担し、Ｃ２が図示の極
性に充電されているためである。

その後、Ｃ２が逆充電されてダイオードＤ２の順方向電
圧降下分だけ正方向に充電されると、Ｒｓを介する電流
は、Ｃ２側とＭｌのゲートの両方に流れる。Ｍｌのゲー
ト電圧がスレッショルド４ＦＩｉを越えると、Ｍｌ　は
ターンオンし、第一の帰還巻線ｎＢ、の正出力によって
オンゲート電流ｉ　ｇｏｎがゲートニ流れ、ＭＩが完全
にターンオンする。

この時、第二の帰還巻＠　ｎｓ２にも図示黒丸を正極性
とする電圧が誘起されるから、コンデンサＣ８けＲ＝ａ
・Ｃ１の時定数で図示の極性に充電される。

この電圧がツェナーダイオードＤ４の定格値まで上昇し
た時、従スイッチ素子Ｍ２をターンオンさせ、オフゲー
ト電流ｉｇｏｆｔ　を流しはじめ、Ｍｌがターンオフす
る。スイッチ回路１は、図のように従スイッチ素子Ｍ２
とツェナーダイオードＤ４、放電抵抗Ｒ３で構成できる
。Ｍ２はＭＯＳＦＥＴ。

または、トランジスタが用いられる。

この自励発振の周期Ｔは上述の原理から次のように表わ
すことができる。

捷たＭ、のゲートバイアス電圧は、所望の出力を考慮し
たドレイン電流に対応させて、ｎＩＩの巻線電圧の０２
　とＣ，，８の分担値が最適となるように０２の容量を
選定すれば良い。

またＭ、の導通期間は、”！１２に誘起される電圧とＲ
６・Ｃ３の時定数が密に関係するので、所望の出力に応
じて定数を決めることができる。

ここで自励発振回路は、常に一定のｙｔ積で二次巻線ｎ
２側に電力変換することが望ましい。このため、入力電
圧Ｅの変動を補償する必要があシ、ツェナーダイオード
Ｄ４の定格値を最適に選定することでほぼ一定のＶｔ積
で動作させることができる。例えば、入力電圧が定格値
よりもはね上がると、Ｃ５の電圧は充電の速度は変わら
ないが、定格入力の時よりも早く立上がるので、その分
だけスイッチ回路１の動作が短かい期間で行なわれ、Ｖ
ｔ積の変化を補償する。このことよりＤ４　を最適に選
定することによりこの効果が達成できる。

−本発明による自励発振回路は、出力容量が大きく、か
つ、複数の出力をもつスイッチングレギュレータに有効
に利用することができる。

一つけ、主スイッチ素子がＭＯＳ　ＦＥＴを使用してい
るため、僅かな電力で駆動できるのと、第二の帰還巻線
の正帰還出力でオフゲート電流を供給できるので、ター
ンオフ時間が短かくなシ、従って、スイッチング損失が
少ない安定動作にょシ大電力の変換を可能にできる効果
が得られる。

次に、入力変動を補償して、一定のＶｔ積で出力するた
め、出力制御が容易となシ制岬精度も向上する。例えば
、継電器類が主な負荷となる２４Ｖ、１２Ｖ出力等は比
較的出力変動許容値が大きいので、ＩＡ前後の出力まで
無制御方式で済むことが確認されている。このため、従
来の半導体側副を必要としないので、効率と信頼性の大
幅向上が得られる効果がある。また、その他の半導体や
磁気側向１をかける出力部でも、大刀側が安定なため、
効率と出力制御精度向上が得られる。

〔発明の効果〕

本発明によれば、ＭＯＳ　ＦＥＴ　ｅ主スイッチ素子と
する自励発振ができるので、小中容量のスイッチングレ
ギュレータに応用して安定な高周波駆動ができる。

【図面の簡単な説明】

第１図は従来のブロッキング発振回路図、第２図は本発
明の一実施例の基本回路図である。 Ｔ・・・主変圧器、Ｍ、・・・主スイッチ素子、１・・
・スイ電２図 丁

Claims (1)

1. 【特許請求の範囲】 １、変圧器の一次巻線と主スイッチ素子を直列に直流電
   源に接続して閉回路を形成し、前記変圧器に設けた帰還
   巻線出力を前記主スイッチ素子の制御電極に正帰還して
   振動回路を構成し、且つ、前記主スイッチ素子を高イン
   ピーダンス素子を介して前記直流電源に接続して自励発
   振回路を構成し、前記変圧器の二次巻線から所定の出力
   を得るものにおいて、 前記主スイッチ素子を電界効果型トランジスタとし、前
   記変圧器に第一の帰還巻線と第二の帰還巻線を設け、前
   記第一の帰還巻線の正帰還出力で前記電界効果型トラン
   ジスタのオンゲート電流を供給し、前記第二の帰還巻線
   の正帰還出力でオフゲート電流を供給するようにしたこ
   とを特徴とする自励発振回路。 ２、特許請求の範囲第１項記載において、 前記第二の帰還巻線は、抵抗とコンデンサとダイオード
   の直列回路が接続され、前記コンデンサが正帰還出力で
   所定の電圧に充電された時、スイッチ回路を介して、前
   記電界効果型トランジスタにオフゲート電流を流し、か
   つ入力電源電圧と導通期間の積が一定となるようにスイ
   ッチ回路定数を定めたことを特徴とする自励発振回路。