JPS61129973A - フアクシミリ送受信制御方式 - Google Patents
フアクシミリ送受信制御方式Info
- Publication number
- JPS61129973A JPS61129973A JP59251203A JP25120384A JPS61129973A JP S61129973 A JPS61129973 A JP S61129973A JP 59251203 A JP59251203 A JP 59251203A JP 25120384 A JP25120384 A JP 25120384A JP S61129973 A JPS61129973 A JP S61129973A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- data
- memory
- facsimile
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Transmission Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ファクシミリ送受信制御方式に関し、詳しく
は異なる通信方式で同時に２＠線を制御するためのファ
クシミリ送受信制御方式に関するものである。
は異なる通信方式で同時に２＠線を制御するためのファ
クシミリ送受信制御方式に関するものである。
従来技術
従来、ファクシミリ送受信において、同報通信の場合、
１つのマイクロプロセッサにより、複数回線を処理する
場合があるが、これは同一通信に限られている。例えば
、−斉同報通信の場合、相手側６２機の複数台に同時に
送信したり、Ｇ３の同一速度モード機の複数台に、同時
に送信することができる。しかし、送信相手がＧ２，０
３ｍと異なる場合、Ｇ３機でも相手モードが異なる場合
には、１つのマイクロプロセッサでは制御できない。し
かも、同時に送受信はできない。
１つのマイクロプロセッサにより、複数回線を処理する
場合があるが、これは同一通信に限られている。例えば
、−斉同報通信の場合、相手側６２機の複数台に同時に
送信したり、Ｇ３の同一速度モード機の複数台に、同時
に送信することができる。しかし、送信相手がＧ２，０
３ｍと異なる場合、Ｇ３機でも相手モードが異なる場合
には、１つのマイクロプロセッサでは制御できない。し
かも、同時に送受信はできない。
目 的
本発明の目的は、このような従来の問題を改善し、異な
った通信方式で、同時に２回線を制御することかでき、
かつハードウェア構成を少なくできるファクシミリ送受
信制御方式を提供することにある。
った通信方式で、同時に２回線を制御することかでき、
かつハードウェア構成を少なくできるファクシミリ送受
信制御方式を提供することにある。
構成
上記目的を達成するため、本発明のファクシミリ送受信
制御方式は、ＣＰＵ、イメージ処理手段、該イメージ処
理手段で処理されたデータを格納するメインメモリ、フ
ァクシミリ送受信を制御するコントロール手段を備えた
ファクシミリ送受信制御システムにおいて、上記コント
ロール手段内にローカルメモリ、該ローカルメモリと上
記メインメモリと間のデータ転送を行うＤＭＡコントロ
ーラ、ＨＤＬＣフレームを送受信するためのコントロー
ラおよびＦＩＦＯとを有し、上記ＤＭＡコントローラに
より上記メインメモリから送信データを上記ローカルメ
モリに転送し、相手側機種の６２またはＧ３にしたがっ
て対応する手順で送信し、受信の際には、ＣＩおよびＤ
ＩＳ信号を送出して。
制御方式は、ＣＰＵ、イメージ処理手段、該イメージ処
理手段で処理されたデータを格納するメインメモリ、フ
ァクシミリ送受信を制御するコントロール手段を備えた
ファクシミリ送受信制御システムにおいて、上記コント
ロール手段内にローカルメモリ、該ローカルメモリと上
記メインメモリと間のデータ転送を行うＤＭＡコントロ
ーラ、ＨＤＬＣフレームを送受信するためのコントロー
ラおよびＦＩＦＯとを有し、上記ＤＭＡコントローラに
より上記メインメモリから送信データを上記ローカルメ
モリに転送し、相手側機種の６２またはＧ３にしたがっ
て対応する手順で送信し、受信の際には、ＣＩおよびＤ
ＩＳ信号を送出して。
ＧＣを受信したときＧ２受信を行い、ＤＣＳを受信した
ときＧ３受信を行うことに特徴がある。
ときＧ３受信を行うことに特徴がある。
以下本発明の構成を、実施例により説明する。
第１図は、本発明の一実施例を示すファクシミリ送受信
制御システムの構成図である。
制御システムの構成図である。
ファクシミリ送受信制御システムは、ファクシミリ送受
信部２とその他のファクシミリ送受信制御部１，３，４
．５より構成される。すなわち、メインＣＰｔＪｌと、
コモンバス６に接続されるフロッピー、ハードコントロ
ーラ（ＦＤ、Ｉ−（Ｄ）３、イメージプロセッサユニッ
ト（ｔＰＵ）４．メインメモリ（ＭＭ）５、およびファ
クシミリ送受信部２からなる。ファクシミリ送受信部２
は、ファクシミリ・コントロールユニット（ＦＣＵ）２
１．モデム２２．および網制御装置（ＮＣＵ）２３から
なる。
信部２とその他のファクシミリ送受信制御部１，３，４
．５より構成される。すなわち、メインＣＰｔＪｌと、
コモンバス６に接続されるフロッピー、ハードコントロ
ーラ（ＦＤ、Ｉ−（Ｄ）３、イメージプロセッサユニッ
ト（ｔＰＵ）４．メインメモリ（ＭＭ）５、およびファ
クシミリ送受信部２からなる。ファクシミリ送受信部２
は、ファクシミリ・コントロールユニット（ＦＣＵ）２
１．モデム２２．および網制御装置（ＮＣＵ）２３から
なる。
ファクシミリ画信号は、イメージプロセッサユニット４
で処理され、メインメモリ５にＭｆＨされる。ファクシ
ミリ・コントロールユニット２１では、メインメモリ５
に蓄積されているファクシミリ信号を送信する。また、
ファクシミリ・コントロールユニット２１で受信したフ
ァクシミリ信号は、コモンバス６を介してメインメモリ
５に転送する。このような構成は、ＬＡＮ （ローカル
エリアネットワーク）として実現されており、ファクシ
ミリ送受信部２を含むＬＡＮの種々の構成に適用できる
。
で処理され、メインメモリ５にＭｆＨされる。ファクシ
ミリ・コントロールユニット２１では、メインメモリ５
に蓄積されているファクシミリ信号を送信する。また、
ファクシミリ・コントロールユニット２１で受信したフ
ァクシミリ信号は、コモンバス６を介してメインメモリ
５に転送する。このような構成は、ＬＡＮ （ローカル
エリアネットワーク）として実現されており、ファクシ
ミリ送受信部２を含むＬＡＮの種々の構成に適用できる
。
第２図は、第１図のファクシミリ・コントロールユニッ
トの詳細ブロック図である。
トの詳細ブロック図である。
ファクシミリ・コントロールユニット２１は、ＣＰＵ２
１０とバス２２１に接続されたＲＯＭ２１１、ＲＡＭ２
１２．ＤＭＡコントローラ２１３゜タイマー２１４，２
１５．ハイレベルデータリンク制御フレームを送受信す
るめのオートマチイック・データリンク・コントローラ
（以下ＡＤ ＬＣと記す）２１６，２１７．ファースト
イン・ファース１−アウト（以下ＦＩＦＯと記す）２１
８，２１９、バス２２１を制御するバスコントローラ２
２０、およびモデム２２．ＮＣＵ２３を具備している。
１０とバス２２１に接続されたＲＯＭ２１１、ＲＡＭ２
１２．ＤＭＡコントローラ２１３゜タイマー２１４，２
１５．ハイレベルデータリンク制御フレームを送受信す
るめのオートマチイック・データリンク・コントローラ
（以下ＡＤ ＬＣと記す）２１６，２１７．ファースト
イン・ファース１−アウト（以下ＦＩＦＯと記す）２１
８，２１９、バス２２１を制御するバスコントローラ２
２０、およびモデム２２．ＮＣＵ２３を具備している。
ＣＰＴＪ２］０により、メインメモリ５のファクシミリ
・コントロールユニット２１に割当てられた部分をアク
セスし、通信開始命令を得る。同時に、相手ファクシミ
リ装置の機能および相手電話番号の情報を受は取る。フ
ァクシミリのデータは。
・コントロールユニット２１に割当てられた部分をアク
セスし、通信開始命令を得る。同時に、相手ファクシミ
リ装置の機能および相手電話番号の情報を受は取る。フ
ァクシミリのデータは。
メインメモリ５からＤＭＡコントローラ２１３により転
送する。相手がＧ２の場合、ＣＰＵ２１０内部のカウン
タによりＧＩ（グループ識別）信号を監視する。Ｇ１が
検知されたならば、モデム２２をＧ２モードにして１位
相信号を出力する。位相信号の送出後、同じようにして
ＣＦＲ（受信準備確認）信号が検出されたならば１画信
号を送出する。Ｇ２の側送信は、ファクシミリ・コント
ロールユニット２１内部のローカルメモリ２１２の白黒
信号をＦＩＦＯ２Ｌ８，２１９に入力し、このＦＩＦＯ
を通して画信号をモデム２２に入力する。
送する。相手がＧ２の場合、ＣＰＵ２１０内部のカウン
タによりＧＩ（グループ識別）信号を監視する。Ｇ１が
検知されたならば、モデム２２をＧ２モードにして１位
相信号を出力する。位相信号の送出後、同じようにして
ＣＦＲ（受信準備確認）信号が検出されたならば１画信
号を送出する。Ｇ２の側送信は、ファクシミリ・コント
ロールユニット２１内部のローカルメモリ２１２の白黒
信号をＦＩＦＯ２Ｌ８，２１９に入力し、このＦＩＦＯ
を通して画信号をモデム２２に入力する。
モデム２２では、入力された画信号をＡＭ、ＰＭ。
ＶＳＢに変調して、ＮＣＵ２３から電話回線に送出する
。相手がＧ３の場合、モデム２２を３００ＢＰＳ Ｆ
ＳＫモードにしておく。モデム２２の出力をＡＤＬＣ２
１６，２１７で受けてＤＩＳ（機能識別）信号が検出さ
れたならば、ＡＤＬＣ２１６，２１７を通して、ＤＣＳ
コマンド（モード設定命令）を送出する。ＡＤＬＣ２１
６，２１７でＨＤ Ｌ Ｃに構成された信号は、モデム
２２に入力され、ＦＳＫモードで回線に送出される。次
に。
。相手がＧ３の場合、モデム２２を３００ＢＰＳ Ｆ
ＳＫモードにしておく。モデム２２の出力をＡＤＬＣ２
１６，２１７で受けてＤＩＳ（機能識別）信号が検出さ
れたならば、ＡＤＬＣ２１６，２１７を通して、ＤＣＳ
コマンド（モード設定命令）を送出する。ＡＤＬＣ２１
６，２１７でＨＤ Ｌ Ｃに構成された信号は、モデム
２２に入力され、ＦＳＫモードで回線に送出される。次
に。
モデム２２を高速モード（Ｖ２９． Ｖ２７ ｔ ｅ
ｒ）にして、ＦＩＦ０２１８．２１゛９にオールＩＬＩ
ＯＨを入れる。なお、Ｖ２７ｔｅｒのモデム規格は、
キャリア周波数１８００±ＩＨｚ、データ信号速度４８
００ ｂ ｉ ｔ ／ ｓ±０．０１％、２４００ｂｉ
ｔ ／ ｓ±０．０１％、変調速度１６００ボー、１２
００ボーである。これにより、ＴＣＰ（トレーニングチ
ェック）信号が送出される。ＴＣＦ信号送出後、ＣＦＲ
（受信準備完了）信号を検出したならば、Ｇ３画信号の
送出に入る。Ｇ３画信号は、ファクシミリ・コントロー
ルユニット２１内部のローカルメモリ２１２のＭＨ（モ
ディファイド・ハフマン圧縮方式）またはＭＲ（モディ
ファイド・リード圧縮方式）化された信号をＦＩＦ０２
１８゜２１９に出力する。この場合、モデム２２を、高
速モード（Ｖ２９．Ｖ２７ ｔ ｅ ｒ）にする。
ｒ）にして、ＦＩＦ０２１８．２１゛９にオールＩＬＩ
ＯＨを入れる。なお、Ｖ２７ｔｅｒのモデム規格は、
キャリア周波数１８００±ＩＨｚ、データ信号速度４８
００ ｂ ｉ ｔ ／ ｓ±０．０１％、２４００ｂｉ
ｔ ／ ｓ±０．０１％、変調速度１６００ボー、１２
００ボーである。これにより、ＴＣＰ（トレーニングチ
ェック）信号が送出される。ＴＣＦ信号送出後、ＣＦＲ
（受信準備完了）信号を検出したならば、Ｇ３画信号の
送出に入る。Ｇ３画信号は、ファクシミリ・コントロー
ルユニット２１内部のローカルメモリ２１２のＭＨ（モ
ディファイド・ハフマン圧縮方式）またはＭＲ（モディ
ファイド・リード圧縮方式）化された信号をＦＩＦ０２
１８゜２１９に出力する。この場合、モデム２２を、高
速モード（Ｖ２９．Ｖ２７ ｔ ｅ ｒ）にする。
受信モードは、回線からの呼出し信号により起動される
。モデム２２を、トーナル信号出力と３００ＢＰＳ−Ｆ
ＳＫ出力とに交互に切換えて、Ｇ工（グループ識別）お
よびＤ Ｉ’ Ｓ （機能識別）信号を送出する。これ
らを送出した後に、ＧＣ（グループ命令）を検出した場
合、Ｇ２受信に入り１位相型合を行って、ＣＦＲ（受信
準備確認）を送出する。
。モデム２２を、トーナル信号出力と３００ＢＰＳ−Ｆ
ＳＫ出力とに交互に切換えて、Ｇ工（グループ識別）お
よびＤ Ｉ’ Ｓ （機能識別）信号を送出する。これ
らを送出した後に、ＧＣ（グループ命令）を検出した場
合、Ｇ２受信に入り１位相型合を行って、ＣＦＲ（受信
準備確認）を送出する。
ＤＣ３（モード設定命令）を受信したならば、Ｇ３受信
に入り、ＴＣＰチェック（トレーニングチェック）の後
、ＣＦＲ（受信準備完了）またはＦＴＴ（トレーニング
失敗）を送出する。画信号受信中は、モデム２２の出力
をＦＩＦｏ２１８，２１９に蓄積し、何バイトかまとめ
てローカルメモリ２１２に転送する。ローカルメモリ２
１２が満配になったならば、ＤＭＡコントローラ２１３
でメインメモリ５に転送する。
に入り、ＴＣＰチェック（トレーニングチェック）の後
、ＣＦＲ（受信準備完了）またはＦＴＴ（トレーニング
失敗）を送出する。画信号受信中は、モデム２２の出力
をＦＩＦｏ２１８，２１９に蓄積し、何バイトかまとめ
てローカルメモリ２１２に転送する。ローカルメモリ２
１２が満配になったならば、ＤＭＡコントローラ２１３
でメインメモリ５に転送する。
第３＠および第４図はそれぞれ送信と受信の動作フロー
チャートである。
チャートである。
ファクシミリ同報通信を行うため、先ず送信側において
は、ＤＭＡデータ転送により、メインメモリ５からＦＣ
Ｕ２１のローカルメモリ２１２に送信データを移しくス
テップ３２）、相手モードによりＧ２またはＧ３で送信
を行う（ステップ３４゜３８）。 ローカルメモリ２１
２がエンプティになったならば、ＤＭＡデータ転送によ
り、メインメモリ５からデータを移す（ステップ３５，
３６゜３９．４０）。送信完了により、通信を終了する
（ステップ４２）。
は、ＤＭＡデータ転送により、メインメモリ５からＦＣ
Ｕ２１のローカルメモリ２１２に送信データを移しくス
テップ３２）、相手モードによりＧ２またはＧ３で送信
を行う（ステップ３４゜３８）。 ローカルメモリ２１
２がエンプティになったならば、ＤＭＡデータ転送によ
り、メインメモリ５からデータを移す（ステップ３５，
３６゜３９．４０）。送信完了により、通信を終了する
（ステップ４２）。
一方、受信時には、相手側からＧＣを受信したときは、
Ｇ２受信に入り（ステップ５１．５２）、またＤＣ３を
受信したときは、Ｇ３受信に入る（ステップ５１．５６
）、ローカルメモリ２１２が満配になったときは、ＤＭ
Ａデータ転送により、ローカルメモリ２１２からメイン
メモリ５に受信データを移す（ステップ５３．５４．５
７．５８）。
Ｇ２受信に入り（ステップ５１．５２）、またＤＣ３を
受信したときは、Ｇ３受信に入る（ステップ５１．５６
）、ローカルメモリ２１２が満配になったときは、ＤＭ
Ａデータ転送により、ローカルメモリ２１２からメイン
メモリ５に受信データを移す（ステップ５３．５４．５
７．５８）。
データ受ｊｎが終了すれば（ステップ５５．５９）、Ｄ
Ｍ 、Ａ伝送によりメインメモリ５に全ての受信デー
タを移した後、通イゴを終了する（ステップ６０゜６１
）。
Ｍ 、Ａ伝送によりメインメモリ５に全ての受信デー
タを移した後、通イゴを終了する（ステップ６０゜６１
）。
コノようにして、ＦＩＦｏを２個、ＡＤＬＣを２個、カ
ウンタを２個、ＤＭＡコントローラ１個を使用して、２
回線を同時に任意の手順で制御することができる。
ウンタを２個、ＤＭＡコントローラ１個を使用して、２
回線を同時に任意の手順で制御することができる。
なお、１つのデータを２回線使用して送受信し、伝送速
度を上げる場合には、本発明の装置を２台吏用し、電話
回線２回線に接続する。そして、１つのまとまったデー
タを２つに分け、２チヤンネルを利用して送信し、受信
側でまた元の１つのまとまったデータに組み直す方法も
ある。
度を上げる場合には、本発明の装置を２台吏用し、電話
回線２回線に接続する。そして、１つのまとまったデー
タを２つに分け、２チヤンネルを利用して送信し、受信
側でまた元の１つのまとまったデータに組み直す方法も
ある。
効 果
以上説明したように、本発明によれば、同報送信におい
て、異なった機種の相手に対して、同時に送受信するこ
とができ、ハードウェアの構成も少なくてすむ。
て、異なった機種の相手に対して、同時に送受信するこ
とができ、ハードウェアの構成も少なくてすむ。
第１図は本発明の一実施例を示すファクシミリ同報送受
信制御システムのブロック図、第２図は第１図のファク
シミリ・コントロールユニットの詳絹ブロック図、第３
図および第４図は本発明による送信と受信の動作フロー
チャートである。 １：ｃＰＵ、２＝フアクシミリ送受信＠置、３；フロッ
ピーおよびハードディスク・コントローラ。 ４：イメージ処理ユニット、５：メインメモリ、６：コ
モンバス、２１：ファクシミリ・コントロールユニット
、２２：モデム、２３：鋼制御装置、２１２：ローカル
メモリ、２１３ ： ＤＭＡコントローラ、２１４，２
１５：タイマー、２１６，２１７：自動データリンク・
コンＩ−ローラ、２１８゜２１’９：ＦＩＦＯ。 第１図 第２図 コモンバス 第３図 アイドル
信制御システムのブロック図、第２図は第１図のファク
シミリ・コントロールユニットの詳絹ブロック図、第３
図および第４図は本発明による送信と受信の動作フロー
チャートである。 １：ｃＰＵ、２＝フアクシミリ送受信＠置、３；フロッ
ピーおよびハードディスク・コントローラ。 ４：イメージ処理ユニット、５：メインメモリ、６：コ
モンバス、２１：ファクシミリ・コントロールユニット
、２２：モデム、２３：鋼制御装置、２１２：ローカル
メモリ、２１３ ： ＤＭＡコントローラ、２１４，２
１５：タイマー、２１６，２１７：自動データリンク・
コンＩ−ローラ、２１８゜２１’９：ＦＩＦＯ。 第１図 第２図 コモンバス 第３図 アイドル
Claims (1)
- （１）ＣＰＵ、イメージ処理手段、該イメージ処理手段
で処理されたデータを格納するメインメモリ、ファクシ
ミリ送受信を制御するコントロール手段を備えたファク
シミリ送受信制御システムにおいて、上記コントロール
手段内に、ローカルメモリ、該ローカルメモリと上記メ
インメモリと間のデータ転送を行うＤＭＡコントローラ
、ＨＤＬＣフレームを送受信するためのコントローラお
よびＦＩＦＯとを有し、上記ＤＭＡコントローラにより
上記メインメモリから送信データを上記ローカルメモリ
に転送し、相手側機種のＧ２またはＧ３にしたがつて対
応する手順で送信し、受信の際には、ＧＩおよびＤＩＳ
信号を送出して、ＧＣを受信したときＧ２受信を行い、
ＤＣＳを受信したときＧ３受信を行うことを特徴とする
ファクシミリ送受信御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251203A JPS61129973A (ja) | 1984-11-28 | 1984-11-28 | フアクシミリ送受信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251203A JPS61129973A (ja) | 1984-11-28 | 1984-11-28 | フアクシミリ送受信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61129973A true JPS61129973A (ja) | 1986-06-17 |
Family
ID=17219221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59251203A Pending JPS61129973A (ja) | 1984-11-28 | 1984-11-28 | フアクシミリ送受信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129973A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583416A (ja) * | 1991-09-25 | 1993-04-02 | Nippon Telegr & Teleph Corp <Ntt> | 実時間情報転送制御方式 |
| CN1302655C (zh) * | 2003-09-18 | 2007-02-28 | 联想(北京)有限公司 | 多路传真机 |
-
1984
- 1984-11-28 JP JP59251203A patent/JPS61129973A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583416A (ja) * | 1991-09-25 | 1993-04-02 | Nippon Telegr & Teleph Corp <Ntt> | 実時間情報転送制御方式 |
| CN1302655C (zh) * | 2003-09-18 | 2007-02-28 | 联想(北京)有限公司 | 多路传真机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2507299B2 (ja) | 高速ｇ３ファクシミリ装置 | |
| JPS6247255A (ja) | ファクシミリ通信方式 | |
| JPS61129973A (ja) | フアクシミリ送受信制御方式 | |
| JPH05252384A (ja) | カラー静止画伝送方法 | |
| US4792648A (en) | Telematic reception terminal | |
| JPS58181366A (ja) | フアクシミリ通信方式 | |
| JPH04301940A (ja) | データ通信装置及びデータ通信方法 | |
| JPS60160768A (ja) | フアクシミリ接続装置 | |
| JPH0626428B2 (ja) | フアクシミリ短縮通信方式 | |
| JP3355822B2 (ja) | ファクシミリ装置 | |
| JP3032241B2 (ja) | ファクシミリ装置の制御方法 | |
| JP2945780B2 (ja) | データ通信装置及びこれに用いるファクシミリ装置 | |
| JP2893617B2 (ja) | ファクシミリによる画像データの伝送方法 | |
| JP2615621B2 (ja) | ファクシミリ端末への出力制御装置 | |
| JPH01268239A (ja) | ファクシミリ蓄積交換装置 | |
| JPS6216645A (ja) | イメ−ジ情報処理方式 | |
| JPS60111576A (ja) | フアクシミリ電送方式 | |
| JPH0232669A (ja) | ファクシミリ通信アダプタ | |
| JPS6151462B2 (ja) | ||
| JPH0457467A (ja) | ファクシミリ装置 | |
| JPS6367868A (ja) | フアクシミリ通信方式 | |
| JPS6313391B2 (ja) | ||
| JPH053780B2 (ja) | ||
| JPH02162945A (ja) | Ｉｓｄｎにおけるファクシミリ装置の通信方式 | |
| JPS58170274A (ja) | フアクシミリ通信方式 |