JPS61132048A - メモリバツクアツプ装置 - Google Patents
メモリバツクアツプ装置Info
- Publication number
- JPS61132048A JPS61132048A JP59242504A JP24250484A JPS61132048A JP S61132048 A JPS61132048 A JP S61132048A JP 59242504 A JP59242504 A JP 59242504A JP 24250484 A JP24250484 A JP 24250484A JP S61132048 A JPS61132048 A JP S61132048A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- battery
- backup
- memory
- prevention circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、揮発性メモリーを用いたメモリシステムに
対し停電時のデータ保護を行なうメモリバックアップ装
置に関するものである。
対し停電時のデータ保護を行なうメモリバックアップ装
置に関するものである。
第２図は例えば、電池総合カタログ（昭和５８年１１月
２１日、松下電池工業発行）に示された揮発性メモリを
用いたメモリシステムにおいてメモリ内容を保護するた
めの、従来のメモリバックアップ装置を示す構成図であ
り、図において１は主電源、２．２’は夫々ダイオード
で構成される第１及び第２充電防止回路、３はバックア
ップ用バッテリー、４は揮発性メモリを用いたメモリシ
ステムである。
２１日、松下電池工業発行）に示された揮発性メモリを
用いたメモリシステムにおいてメモリ内容を保護するた
めの、従来のメモリバックアップ装置を示す構成図であ
り、図において１は主電源、２．２’は夫々ダイオード
で構成される第１及び第２充電防止回路、３はバックア
ップ用バッテリー、４は揮発性メモリを用いたメモリシ
ステムである。
次に動作について説明する。バックアップ用バッテリー
３は主電源１が断の時に予備電源として用いられるため
、主電源１の電圧はバックアップ用バッテリー３の電圧
より高く設定されておシ、通常メモリシステム４には主
電源１から電源が供給され、また土竜＃１からの電流は
、第２充電防止回路２′により遮断されることによりバ
ックアップ用バッテリー３は充電から保護される。主電
源１が断の時、主電源１の電圧よりバックアップ用バッ
テリー３の電圧の方が高くなるため、メモリシステム４
にはバックアップ用バッテリー３の電流は、第１充電防
止回路２によってメモリシステム４以外への流出を防止
しバックアップ用バッテリー３の容量損失を防いでいる
。
３は主電源１が断の時に予備電源として用いられるため
、主電源１の電圧はバックアップ用バッテリー３の電圧
より高く設定されておシ、通常メモリシステム４には主
電源１から電源が供給され、また土竜＃１からの電流は
、第２充電防止回路２′により遮断されることによりバ
ックアップ用バッテリー３は充電から保護される。主電
源１が断の時、主電源１の電圧よりバックアップ用バッ
テリー３の電圧の方が高くなるため、メモリシステム４
にはバックアップ用バッテリー３の電流は、第１充電防
止回路２によってメモリシステム４以外への流出を防止
しバックアップ用バッテリー３の容量損失を防いでいる
。
上記のような従来のメモリバックアップ装置は、以上の
ように構成されているので、主電源が生きている場合、
万−第２充電防止回路２′が導通した場合、バックアッ
プ用バッテリー３に充電電流が流れ、この状態が長時間
続いた場合に電池の液もれ及び、電池の爆発という危険
状態に至る可能性があり、このような液もれ（有害ガス
）及び電池の爆発は同一盤内の他の装置や人体にも被害
を与えることがあるという問題があった。
ように構成されているので、主電源が生きている場合、
万−第２充電防止回路２′が導通した場合、バックアッ
プ用バッテリー３に充電電流が流れ、この状態が長時間
続いた場合に電池の液もれ及び、電池の爆発という危険
状態に至る可能性があり、このような液もれ（有害ガス
）及び電池の爆発は同一盤内の他の装置や人体にも被害
を与えることがあるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、万一メモリバックアップ用電池への充電電流
が流れ込んだ場合、バックアップ用電池の出力電圧が高
くなったことを検出し、充電電流が流れ込んでいること
を警報として外部に出力するメモリバックアップ装置を
得ることを目的としている。
たもので、万一メモリバックアップ用電池への充電電流
が流れ込んだ場合、バックアップ用電池の出力電圧が高
くなったことを検出し、充電電流が流れ込んでいること
を警報として外部に出力するメモリバックアップ装置を
得ることを目的としている。
この発明に係るメモリバックアップ装置は、メモリシス
テムに対して主電源を導通させる第１充電防止回路と、
バックアップ用バッテリーの電源を導通させる第２充電
防止回路とを備え、かつ前記バックアップ用バッテリー
の電圧が基準電圧以上どなったことを出力する充電検出
回路と、この出力により外部に警報として出力する警報
出力回路とを備えたものである。
テムに対して主電源を導通させる第１充電防止回路と、
バックアップ用バッテリーの電源を導通させる第２充電
防止回路とを備え、かつ前記バックアップ用バッテリー
の電圧が基準電圧以上どなったことを出力する充電検出
回路と、この出力により外部に警報として出力する警報
出力回路とを備えたものである。
この発明においては、充電検出回路がバックアップ用バ
ッテリーの異常電圧を検出し、この異常時（外部（対し
警報を発生することにより電池の液もれ及び電池の爆発
を防止する。
ッテリーの異常電圧を検出し、この異常時（外部（対し
警報を発生することにより電池の液もれ及び電池の爆発
を防止する。
以下、この発明の一実施例を図について説明する。第１
図において、１は主電源、２．２’ハダイオードで構成
される第１．第２充漬防止回路、３はバックアップ用バ
ッテリー、４は揮発性メモリを用いたメモリシステム、
５はバックアップ用バッテリーへの充電検出回路、４ａ
はバックアップ用バッテリーの出力線、５′ａは充電検
出回路５の出′力線□、６は充電検出時に回路内に有す
る警報接点（図示せず）によシ外部に警報信萼を出力す
る警報出力回路である。 °゛□ 次に動作について説明する。バックアップ用バッテリー
３は、主電源１が□断の時に予備電源として用いられる
ため、主電源１の電□圧（例えば５ Ｖ）はバックアッ
プ用バッテリー３の電圧（例えば３．６Ｖ）より高く設
定されている。通常、メモリシステム４には主電源１か
ら電源が供給され、また主電源１からの電流は第２充電
防止回路２′にょシ遮断されるためバックアップ用バッ
テリー３は充電されない。この１合、第２充電防止回路
２′が逆導通してしまうと主電源１よ〕第１充電防止回
路２−第２充電防止回路２′−バックアップ用バッテリ
ー３−ＩＦ断ヒユーズ６−ｏｖ（アース）全通して充電
回路が形成されてしまう。この□時出力ｓｓＩ＆は正
常なバックアップ用ゝバッテリー電圧（例えば３．６
Ｖ）よ゛シ大きく主′電゛源電圧（例えばＳＶ）よシ小
さくなるはずである（例えば４．３Ｖ程度とする）。
図において、１は主電源、２．２’ハダイオードで構成
される第１．第２充漬防止回路、３はバックアップ用バ
ッテリー、４は揮発性メモリを用いたメモリシステム、
５はバックアップ用バッテリーへの充電検出回路、４ａ
はバックアップ用バッテリーの出力線、５′ａは充電検
出回路５の出′力線□、６は充電検出時に回路内に有す
る警報接点（図示せず）によシ外部に警報信萼を出力す
る警報出力回路である。 °゛□ 次に動作について説明する。バックアップ用バッテリー
３は、主電源１が□断の時に予備電源として用いられる
ため、主電源１の電□圧（例えば５ Ｖ）はバックアッ
プ用バッテリー３の電圧（例えば３．６Ｖ）より高く設
定されている。通常、メモリシステム４には主電源１か
ら電源が供給され、また主電源１からの電流は第２充電
防止回路２′にょシ遮断されるためバックアップ用バッ
テリー３は充電されない。この１合、第２充電防止回路
２′が逆導通してしまうと主電源１よ〕第１充電防止回
路２−第２充電防止回路２′−バックアップ用バッテリ
ー３−ＩＦ断ヒユーズ６−ｏｖ（アース）全通して充電
回路が形成されてしまう。この□時出力ｓｓＩ＆は正
常なバックアップ用ゝバッテリー電圧（例えば３．６
Ｖ）よ゛シ大きく主′電゛源電圧（例えばＳＶ）よシ小
さくなるはずである（例えば４．３Ｖ程度とする）。
基準電圧発生回路７０基準電圧設迦値ｔある値（この例
の場合は゛４ｖに′設定子る）に□設蝋ｔた時゛、出力
ｌｌｌ５＆の電圧ｉそのある値（例えば４゛ｖ）以□上
になると電圧コンパレータ８が動作しＪこの結□ 果が出力線５ａに出力されることにより警−出力回路６
が外部に対し警報信号を出力して危険を知らせる。又、
主電源１が断の時め動作は、従来装置と同様である。
の場合は゛４ｖに′設定子る）に□設蝋ｔた時゛、出力
ｌｌｌ５＆の電圧ｉそのある値（例えば４゛ｖ）以□上
になると電圧コンパレータ８が動作しＪこの結□ 果が出力線５ａに出力されることにより警−出力回路６
が外部に対し警報信号を出力して危険を知らせる。又、
主電源１が断の時め動作は、従来装置と同様である。
なお、上記実施□例では、第２充電防止回ｉ２′のダイ
オード及びバックアップ用バッテリ」３が１′個づつの
例を□示したが、複数個有っても良い。又、第１．第２
充電防止回路２，２′はダイオードそ示したがトランジ
スタ等でも勿論良い。 ゛〔発明の効果〕 以上のように、この発明によれば、バックアップ用バッ
テリーの充電検出回路によシ、充電回路形成時に警報接
点を使ってシステム側へ伝え、ダイオードを修理するか
、主電源を落すかの判断をこの接点によりシステム側に
対処させることによシ、充電による電池の爆発、液漏、
変形を回避し、安全性を維持できる効果がある。
オード及びバックアップ用バッテリ」３が１′個づつの
例を□示したが、複数個有っても良い。又、第１．第２
充電防止回路２，２′はダイオードそ示したがトランジ
スタ等でも勿論良い。 ゛〔発明の効果〕 以上のように、この発明によれば、バックアップ用バッ
テリーの充電検出回路によシ、充電回路形成時に警報接
点を使ってシステム側へ伝え、ダイオードを修理するか
、主電源を落すかの判断をこの接点によりシステム側に
対処させることによシ、充電による電池の爆発、液漏、
変形を回避し、安全性を維持できる効果がある。
第１図はこの発明の一実施例を示す構成図、第２図は従
来のメモリバックアップ装置を示す構成図である。 図において、１は主電源、２は第１充電防止回路、２′
は第２充電防止回路、３はバックアップ用バッテリー、
４はメモリシステム、５は充電検出回路、６は警報出力
回路である。 なお、各図中、同一符号は同−又は相当部分を示す。 第１図 ２ニオｌ仄充電防止口路 ２’： ７２ニア、充電防止回路 了；バ、ッファ・ツブ用八ツテリー 第２図 手続補正書（自発） １□１６１エト博 ヨ
来のメモリバックアップ装置を示す構成図である。 図において、１は主電源、２は第１充電防止回路、２′
は第２充電防止回路、３はバックアップ用バッテリー、
４はメモリシステム、５は充電検出回路、６は警報出力
回路である。 なお、各図中、同一符号は同−又は相当部分を示す。 第１図 ２ニオｌ仄充電防止口路 ２’： ７２ニア、充電防止回路 了；バ、ッファ・ツブ用八ツテリー 第２図 手続補正書（自発） １□１６１エト博 ヨ
Claims (1)
- 揮発性メモリ等によるメモリシステムに対し主電源から
電源を導通させる第１充電防止回路と、前記メモリシス
テムと第１充電防止回路間に向って接続される第２充電
防止回路と、この第２充電防止回路の他方に接続され、
前記主電源が断の時に前記メモリシステムのメモリ内容
を保護するため前記第２充電防止回路を介して該メモリ
システムにバックアップ電源を供給するバックアップ用
バッテリーと、このバックアップ用バッテリーと前記第
２充電防止回路との接続点に接続されて該バックアップ
用バッテリーのバッテリー電圧を所定の基準電圧と比較
する充電検出回路と、この充電検出回路に接続して前記
バッテリー電圧が所定の基準電圧以上となった時に外部
に警報信号を出力する警報出力回路とを備えたメモリバ
ックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242504A JPS61132048A (ja) | 1984-11-19 | 1984-11-19 | メモリバツクアツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242504A JPS61132048A (ja) | 1984-11-19 | 1984-11-19 | メモリバツクアツプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61132048A true JPS61132048A (ja) | 1986-06-19 |
Family
ID=17090078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242504A Pending JPS61132048A (ja) | 1984-11-19 | 1984-11-19 | メモリバツクアツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61132048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129492A (ja) * | 1986-11-19 | 1988-06-01 | Toshiba Mach Co Ltd | メモリカ−ドおよびメモリカ−ド異常検出装置 |
-
1984
- 1984-11-19 JP JP59242504A patent/JPS61132048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129492A (ja) * | 1986-11-19 | 1988-06-01 | Toshiba Mach Co Ltd | メモリカ−ドおよびメモリカ−ド異常検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338564B2 (ja) | 電池パックおよび電池パックを使用する装置 | |
| US5300765A (en) | Memory card with latch-up protection | |
| JP3222951B2 (ja) | 二次電池の保護回路 | |
| US5070481A (en) | Coordinated circuit for supplying power from a d-c source to a microcomputer and its semiconductor memories | |
| US3013257A (en) | Battery failure alarm | |
| JPS61132048A (ja) | メモリバツクアツプ装置 | |
| US7595610B2 (en) | Redundant battery protection system and method | |
| JPS61132049A (ja) | メモリバツクアツプ装置 | |
| JPH0129591Y2 (ja) | ||
| JPS60238921A (ja) | メモリバツクアツプ装置 | |
| JPH0721070Y2 (ja) | 充電機能付き二次電池パッケージ | |
| JPS61193222A (ja) | 可搬形記憶装置 | |
| JPS6146129A (ja) | バツクアツプ電源装置 | |
| JPH0340057Y2 (ja) | ||
| JPS61269616A (ja) | バツクアツプ電源装置 | |
| JP2563934B2 (ja) | 電源装置 | |
| JPH0267980A (ja) | バッテリへの充電状態検知回路 | |
| JPS61141058A (ja) | バツテリチエツク機能付メモリ装置 | |
| JP2576896B2 (ja) | メモリバックアップ用一次電池の監視回路 | |
| JPS61116971A (ja) | インバ−タ装置 | |
| JPS5971522A (ja) | 電池制御回路 | |
| JPS6364532A (ja) | 無線装置 | |
| JPS63128411A (ja) | 充電状態検査方式 | |
| JPH0467219A (ja) | 停電時における半導体記憶装置のデータ保護方式 | |
| JPH01227623A (ja) | 故障検出回路 |