JPS61136146A - 電子計算機システムにおける主記憶管理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電子計算機システムにおける主犯＋１！装
置と２次記憶装置との間のデータ転送を高速に行なう主
記憶管理方法に関するものである。

〔従来の技術〕

第２図は、従来、ページ存否の確認法として採用されて
きた方法を示すものであり１図において（１）は２次記
憶装置、（２）はページと呼び情報処理蛍位であり、こ
のページ（２）は電子計算機システムにより処理される
ためには主記憶装置（３）上のページ処理バッファ（４
）へ格納されることが必要である。一般にページ処理バ
ッファ（４）の個数はページ（２）に較べてかなり少な
いので、ページ処理ｚ＜５７フア（４）に格納できるの
はページ（２）の一部のみである。したがって電子計算
機システムが特定のページ（２）を処理する場合、それ
が主記憶装置（３）内のページ処理バッファ（４）に存
在するか否かを確認し、もしなければ２次記憶装置（１
）上のページ（２）を主記憶装置（３）上のページ処理
バーＰファ（４）へ転送する。このページ確認を高速に
行うためにビットマツプ（５）またはＬＲＵチェイン（
８）が用いられる。ビットマツプ（５）はページ（２）
の各々に対応し、特定のページ（２）がページ処理バッ
ファ（０上存在する場合は”　１″、そうでない場合は
Ｏ“を値とするスイ・ソチである。ＬＲＵチェイン（８
）はページ処理バーッファ（４）の各々に対応し、ペー
ジ処理バッファ（４）上に存在するページ（２）の番号
が格納される。

次に上記構成の動作について、ビｙ　Ｉ’マツプ（５）
を用いる場合と、ＬＲＵチェイン（θ）を用し＼る場合
とに分は説明する。まず、ビー／　）マ・ｌプ（５）を
用いる場合、特定のページ（２）がページ処理バ・ソフ
ァ（４）に存在するか否かを確認する時、電子計算機シ
ステムは゛ベージ（２）の番号に対応するビットマツプ
（５）の値をチェックし、それが”　１　”であればペ
ージ処理バッファ（４）上に存在すると判断し、　　”
　ｏ　”であれば別のページ（２）が占有しているペー
ジ処理バッファ（４）を開放し、処理したいページ（２
）を転送しページ処理／（ソファ（４）へ格納すると共
に、ページ処理バッファ（４）を占有する新旧のページ
（２）に対応するビットマツプ（５）の値を入れ替える
。

次にＬＲＵチェイン（Ｅｌ）を用いる場合、電子計算機
システムはＬＲＵチェイン（６）を調べ、処理したい特
定のページ（２）に対応子る番号があるか否かを判断す
る。ページ処理バッファ（４）上に新たなページ（２）
の一つが格納された場合、それ迄ページ処理バッファ（
４）を占有していたページ（２）に対応する番号がＬＲ
Ｕチェイン（８）から消去され、代って新たにページ処
理バッファ（４）に格納されたページ（２）の番号がＬ
ＲＵチェイン（８）に登録される。

［発明が解決しようとする問題点］ 従来の主記憶管理方法におけるページ存否の確認は以上
のようになされたので、２次記憶装置（１）の容量が極
めて大きい場合に、ビット・マツプ（５）だけで主犯憶
装！！（３）の記憶容量の大半の部分を占有してしまっ
たり、ＬＲＵチェイン（６）の探索に大量の処理時間を
要するなどの問題点があった。

この発明は上記のような従来のものの問題点を解消する
ためになされたもので、ビット・マツプのために占有さ
れる主記憶装置の記憶容量が少量で済みかつ必要とする
ページが主記憶装置上に既に存在しているか否かを高速
に判断することができる電子計算機システムにおける主
記憶管理方法を提供することを目的とするものである。

〔問題へを解決するための８手段］ この発明にかかる電子計算機システムにおける主記憶管
理方法は、２次記憶装置上の複数のページに対して主記
憶装置りの１ビットを割付ける縮退ビット・マツプを設
けたものである。

［作用］ ２次記憶装ａ辷の例えば２つの連続するページに対して
主記憶装置−ヒの１ビットを割付ける縮退ビー２ト拳マ
ツプを用意した場合において、２つのページのどちらか
一方、または両方がページ処理ことにより、縮退ビット
−マツプの値が”　ｏ　”の場合には無条件に対応する
ページがページ処理バ・ノファ上にないことが判り、一
方、縮退ビット−マツプの値が”　ｔ　”の場合には、
２つのページのどちらか一方、または両方が格納されて
いることを意味するので、ページ処理バッファの全てを
チェックをすることにより、対応するページがないこと
が局の確率で判明する。

［実施例］ 第１図において、（１）は２次記憶装置、（２）はペー
ジ、（３）は主記憶装置、（４）はページ処理ノ（ソフ
ァであり、これらは第２図と同じ構成である。（７）は
この発明に用いる縮退ビット−マツプであり、２次記憶
装Ｗ　（Ｌ）−ヒの複数個のページ（２）に対応して１
単位の縮退ビット・マツプが用意されている。

上記のように構成することにより、たとえページ（２）
の個数がページ処理バッファ（４）の個数より遥かに多
くとも、少量の主犯憶装！！　（２）を占有するだけで
高速に特定のページ（２）がページバッファ（４）上に
存在するか否かを判定できる。すなわち、たとえば第１
図のように、２つの連絡するページ（２）に対応して１
つの縮退ピッ）−マツプ（７）を用意した場合において
、２つのページ（２）のどちらか一方、または両方がペ
ージ処理バッフする。このようにすることにより対応す
る縮退ビッｈ−マ、、プｒ７）の値が０″の場合は無条
件に対応するページ（２）がページ処理バッファ（４）
上にないことが判ると共にもしその値が１′″の堝　７
合にはページ処理バッファ（０の全てをチェックし、対
応するページ（２）がないことが高々局の確率で判明す
ることとなる なお、上記実施例では連しする２つのページ（２）に対
して１つの縮退ビット・マツプ（７）を対応させたが、
ページ（２）を処理する順序には一般には偏りがあるの
で、その特性に合せて対応付けを変えることもできる６
例えば、１００個のページ（２）に１つの縮退ビット・
マツプ（７）を対応させたり、ページ（２）の番号をあ
る数値で割った余りが互いに一致するものを同一の縮退
ビット・マツプ（７）に対応づけるようにしてもよい。

〔発明の効果１ 以上のように、この発明によればページの番号の任意の
一部分を使ってビット・マツプを作成するので、ビット
番マツプのために占有される主記憶装置の主記憶容量が
少量で済み、また、完全に乱順にページの参照が起る場
合を除いて、参照ページが主記憶装置のページ処理バッ
ファ上に既に存在するか否かを高速に判断することがで
きる。

【図面の簡単な説明】

第１図は、この発明の一実施例による縮退ビット・マツ
プ用いた電子計算機システムにおける、主記憶管理方法
を示す説明図、第２図は、従来の同じく主記憶管理方法
を示す説明図である０図において、（１）は２次記憶装
置、（２）はページ、（３）は主記憶装置、（４）はペ
ージ処理バッファ、（５）はビット番マツプ、（７）は
縮退ページ・マツプである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. ２次記憶装置から主記憶装置のページ処理バッファへペ
   ージ転送する電子計算機システムにおける主記憶管理方
   法において、前記２次記憶装置上の複数のページに対し
   て前記主記憶装置上の１ビットを割付ける縮退ビット・
   マップを設けたことを特徴とする電子計算機システムに
   おける主記憶管理方法。