JPS61136344A - Control bus checking system - Google Patents

Control bus checking system

Info

Publication number
JPS61136344A
JPS61136344A JP59258330A JP25833084A JPS61136344A JP S61136344 A JPS61136344 A JP S61136344A JP 59258330 A JP59258330 A JP 59258330A JP 25833084 A JP25833084 A JP 25833084A JP S61136344 A JPS61136344 A JP S61136344A
Authority
JP
Japan
Prior art keywords
control
control bus
signal
individual
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59258330A
Other languages
Japanese (ja)
Inventor
Takao Fukuda
富久田 孝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59258330A priority Critical patent/JPS61136344A/en
Publication of JPS61136344A publication Critical patent/JPS61136344A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To read a fault on a bidirectional bus path by checking a value of a data field by a common device number provided to an individual bidirectional interface part, and sending back the result of the check by an individual answer signal. CONSTITUTION:A control signal is sent to a switch 2c by an individual device number through control buses 4a-4c from a central control device 1, and when a data error is generated in the control bus 4b, data of a data field of a control signal is checked in a control bus interface part 3c, and an answer signal of a fault is sent back to the device 1. Subsequently, when the device 1 sends a control signal for checking data by a common device number to each control bus interface part 3a-3c, the interface parts 3a-3c check the data, and sends back an individual answer signal of normal and fault to the device 1. In this way, the device 1 can read a fault of a control bus on a control bus path extending to the interface part 3c from the individual answer signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信用交換回路網、情報処理装置等における
制御バスチェック方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control bus check system in communication switching circuit networks, information processing devices, and the like.

〔従来の技術〕[Conventional technology]

従来、この糧の制御バスチェック方式は、周辺装置側々
の双方向バスインタフェース部に個別のデバイス番号を
付与し、該デバイス番号と一致のとれた場合にのみ受信
データフィールドを有効とするとともに、データチェッ
ク部にてチェックした結果をアンチ信号に付加し返送す
る方式であった。
Conventionally, this basic control bus check method assigns an individual device number to the bidirectional bus interface section of each peripheral device, and validates the received data field only when it matches the device number. The method was to add the results of the check in the data check section to the anti-signal and send it back.

〔解決すべき問題点〕[Problems to be solved]

上記のような従来の制御バスチェック方式では、中央制
御装置からデバイス番号の一致により制御番号を受けて
いる周辺装置の双方向バスインタフェース部の障害は読
みとれるが、中央制御装置から制御信号を受けている周
辺装置のX方向バスインタフェース部に至るまでの双方
向バス経路上の障害は読みとれないという問題点があっ
た。
In the conventional control bus check method as described above, failures in the bidirectional bus interface of peripheral devices that receive control numbers from the central controller can be detected by matching the device numbers; There is a problem in that failures on the bidirectional bus path leading to the X-direction bus interface of the peripheral device cannot be detected.

本発明は、上記問題点を解決するもので、制御信号を受
けている周辺装置の双方向バスインタフェース部に至る
までの双方向バス経路上の障害を読みとれるようにした
制御バスチェック方式を提供することを目的とする。
The present invention solves the above-mentioned problems and provides a control bus check method that can detect faults on the bidirectional bus path up to the bidirectional bus interface section of the peripheral device receiving the control signal. The purpose is to

〔問題点の解決手段〕[Means for solving problems]

上記本発明の目的を達成するための本発明に係る制御バ
スチェック方式の構成は、中央制御装置から制御信号を
受けている複数の周辺装置がデバイス番号フィールド、
データフィールド、;ントロール信号フィールド、アン
丈信号フィールドを有する双方向バス情報線で連繋され
、周辺装置の個々の双方向バスイ/り7工−ス部にアン
サ信号を返送する個別のデバイス番号を付与した制御バ
スチェック方式において、個々の双方向インタフェース
部に共通のデバイス番号を付与し、個々の双方向インタ
フェース部が共通のデバイス番号を受信してデータフィ
ールドの値をチェックし、個別のアンサ信号にてチェッ
ク結果を返送してなるものである。
The configuration of the control bus check method according to the present invention to achieve the above object of the present invention is such that a plurality of peripheral devices receiving control signals from a central control device have a device number field,
An individual device number is assigned to each bidirectional bus interface of a peripheral device that is linked by a bidirectional bus information line having a data field, a control signal field, and an unloaded signal field and returns an answer signal. In the control bus check method, a common device number is assigned to each bidirectional interface section, and each bidirectional interface section receives the common device number, checks the value of the data field, and responds to the individual answer signal. This is done by sending back the check results.

〔実施例〕〔Example〕

次に、本発明の一実施例を図面に基づいて説明する。 Next, one embodiment of the present invention will be described based on the drawings.

第1図は、本発明に係る制御パスチェック方式の一実施
例を示すプロツク構成図である。
FIG. 1 is a block diagram showing an embodiment of the control path check method according to the present invention.

不発F!AK係る制御パスチェック方式は、中央制御装
置11双方向の制御バス4a、4b、4cによシ連繋さ
れ、個別デバイス番号Na 、 Nb 、 Nc及び共
通デバイス番号Noで制御されるスイッチ(4)2&、
スイッチQ3)2b、スイッチ(C) 2 c 、制御
バスインタフェース部(A)3a、%lJ御バスイ/タ
フエースm(B)3b、制御バスインタフェース部(Q
 3 cで構成される。
Misfire F! The control path check method according to AK includes switches (4) 2 & ,
Switch Q3) 2b, switch (C) 2c, control bus interface section (A) 3a, %lJ control bus/tough ace m (B) 3b, control bus interface section (Q
Consists of 3 c.

このように構成された本発明は、中央制御装置工から制
御バス4a、4b、4cを経由して、個別のデバイス番
号Neによシスインチ(Q 2 cへ制御信号を送シ、
制御バス4bでデータ誤シが発゛ 生すると、制御バス
インタフェース部(Q 3 cにて制御信号のデータフ
ィールドのデータをチェックし、制御バスインタフェー
ス部(Q3c障害のアンサ信号を中央制御装置lへ返送
する。
The present invention configured as described above transmits a control signal from the central controller to the system inch (Q2c) via the control buses 4a, 4b, and 4c according to the individual device number Ne.
When a data error occurs on the control bus 4b, the control bus interface unit (Q3c) checks the data in the data field of the control signal, and sends an answer signal for the failure to the central control unit l. Send it back.

次いでアンチ信号を受けた中央制御装置lは、各制御バ
スインタフェース部3a、3b、3cK対して共通デバ
イ、ス香号Noでデータチェック用の制御信号を送り、
各制御パスインタフェース部3a、3b、3cでは、デ
ータフィールドのデータをチェックし、制御バスインタ
フェース部(A)3a正常、制御バスインタフェース部
CB) 3 b 、 (Q 3 c障害の個別のアンを
信号を中央制御装置lへ返送し、中央制御装置lは、前
者の個別のデバイス番号Ncによる制御信号へのアンサ
信号と合せて、制御バスインタフェース部(B)3b障
害、制御バスインタフェース部(Q 3 c障害又は、
制御バス4b、4c障害と読みとる。
Next, the central control unit 1 that received the anti-signal sends a control signal for data checking to each control bus interface unit 3a, 3b, and 3cK using the common device and bus number.
Each of the control path interface sections 3a, 3b, and 3c checks the data in the data field, and sends a signal indicating that the control bus interface section (A) 3a is normal, and the control bus interface section CB) 3b, (Q3c) is faulty. is returned to the central control device l, and the central control device l, together with an answer signal to the control signal based on the former individual device number Nc, indicates that there is a failure in the control bus interface unit (B) 3b, and that the control bus interface unit (Q3 c disorder or
It is interpreted as a failure of control buses 4b and 4c.

以上のような構成によシ、制御バスインタフェース部(
Q3cに至るまでの制御バス経路上の制御バス4b障害
を読みとることができる。
With the above configuration, the control bus interface section (
It is possible to read the control bus 4b failure on the control bus route up to Q3c.

〔発明の効果〕〔Effect of the invention〕

以上説明し丸ように、本発明に係る制御バスチェック方
式によれば、個別のデバイス番号に加え、個々の双方向
バスインタフェース部に共通なデバイス番号を付与し、
該共通デバイス番号を受信すると、個々の該双方向バス
インタフェース部はデータフィールドの値をチェックし
、個別のアンサ信号にてチェック結果を返送することに
よシ、制御信号を受けている周辺装置の双方向バスイン
タフェース部に至るまでの双方向バス経路上の障害を読
みとれるという効2来を奏する。
As explained above, according to the control bus check method according to the present invention, in addition to individual device numbers, a common device number is assigned to each bidirectional bus interface unit,
Upon receiving the common device number, each bidirectional bus interface unit checks the value of the data field and returns the check result in an individual answer signal, thereby allowing the peripheral device receiving the control signal to check the value of the data field. This has two effects: it is possible to read faults on the bidirectional bus route up to the bidirectional bus interface section.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明に係る制御パスチェック方式の一実施
例を示すブロック構成図である。 l・・・中央制御装置  2a・・・スイッチ囚2b・
・・スイッチCB)2c・・・スイッチ(G13a・・
・制御バスインタフェース部(4)3b・・・flit
l 御/’−スインタフエース部Q3)3c・・・制御
バスインタフェース部(6)4a、4b、4cm制御パ
FIG. 1 is a block diagram showing an embodiment of a control path check method according to the present invention. l...Central control unit 2a...Switch prisoner 2b.
...Switch CB) 2c...Switch (G13a...
・Control bus interface section (4) 3b...flit
l Control bus interface section Q3) 3c... Control bus interface section (6) 4a, 4b, 4cm control path

Claims (1)

【特許請求の範囲】[Claims] 中央制御装置から制御信号を受けている複数の周辺装置
がデバイス番号フィールド、データフィールド、コント
ロール信号フィールド、アンサ信号フィールドを有する
双方向バス情報線で連繋され、前記周辺装置の個々の双
方向バスインタフェース部にアンサ信号を返送する個別
のデバイス番号を付与した制御バスチェック方式におい
て、前記個々の双方向インタフェース部に共通のデバイ
ス番号を付与し、個々の双方向インタフェース部が共通
のデバイス番号を受信してデータフィールドの値をチェ
ックし、個別のアンサ信号にてチェック結果を返送する
ことを特徴とする制御バスチェック方式。
A plurality of peripheral devices receiving control signals from a central controller are linked by a bidirectional bus information line having a device number field, a data field, a control signal field, and an answer signal field, and the respective bidirectional bus interfaces of the peripheral devices In the control bus check method in which a common device number is assigned to each bidirectional interface section, and each bidirectional interface section receives the common device number, A control bus check method that is characterized by checking the value of a data field using an individual answer signal, and returning the check result using an individual answer signal.
JP59258330A 1984-12-06 1984-12-06 Control bus checking system Pending JPS61136344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59258330A JPS61136344A (en) 1984-12-06 1984-12-06 Control bus checking system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59258330A JPS61136344A (en) 1984-12-06 1984-12-06 Control bus checking system

Publications (1)

Publication Number Publication Date
JPS61136344A true JPS61136344A (en) 1986-06-24

Family

ID=17318745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59258330A Pending JPS61136344A (en) 1984-12-06 1984-12-06 Control bus checking system

Country Status (1)

Country Link
JP (1) JPS61136344A (en)

Similar Documents

Publication Publication Date Title
JPH01284035A (en) Data transmission equipment
JPH02149040A (en) Data transmitting system
JP2518517B2 (en) Communication bus monitoring device
JP2907075B2 (en) Cable wiring connection monitoring method
JP2830486B2 (en) Communication device
JPH04305748A (en) Highly reliable bus
JP2946541B2 (en) Redundant control system
JPS59224938A (en) Network system
JPH0191547A (en) Common bus system
JPS6252905B2 (en)
JPS62226238A (en) Computer system
JPS63227234A (en) Bus fault detecting and diagnosing circuit
JPH0198034A (en) Multiplex redundant system circuit
JPS60204144A (en) Fault detecting system in bus type communication system
KR880002502B1 (en) Dual premises electronic exchange device
JPS5926683Y2 (en) Short circuit detection circuit
JPH0445623A (en) Control channel test method in multi-channel access wireless communication system
JPH0231535B2 (en)
JPS63182761A (en) Bus diagnozing system
JPS6175462A (en) System switching method for multiple module duplex system
JPS61134846A (en) Electronic computer system
JPH03126149A (en) Bus system diagnostic system
SU390479A1 (en) MEASURING DIAGRAM FOR VERIFICATION OF INSTALLATION OF ELECTRIC HARNESS
JPH04111541A (en) Monitor circuit for switching
JPH03276204A (en) Input system for monitoring state signal