JPS61137409A - パルス幅被変調信号制御装置 - Google Patents
パルス幅被変調信号制御装置Info
- Publication number
- JPS61137409A JPS61137409A JP25883684A JP25883684A JPS61137409A JP S61137409 A JPS61137409 A JP S61137409A JP 25883684 A JP25883684 A JP 25883684A JP 25883684 A JP25883684 A JP 25883684A JP S61137409 A JPS61137409 A JP S61137409A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- same
- unit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパルス幅被変調信号制御装置に係り、例えば音
量制御装置の電子ボリウムに印加するアナログ電圧を得
るためのパルス幅被変調信号を出力制御する装置に関す
る。
量制御装置の電子ボリウムに印加するアナログ電圧を得
るためのパルス幅被変調信号を出力制御する装置に関す
る。
従来の技術
例えば音声信号等のレベルを純電子的に制御してフェー
ドイン、フェードアウトするＩ！制御装置があり、これ
に用いる電子ボリウム（電子テツテネータ）ＩＣが市販
されている。このＩＣには種々の方式によるものがある
が、最も簡便なものは制御端子に印加するアナログ制御
電圧の大小で音声信号の増大又は減衰を制御するもので
ある。
ドイン、フェードアウトするＩ！制御装置があり、これ
に用いる電子ボリウム（電子テツテネータ）ＩＣが市販
されている。このＩＣには種々の方式によるものがある
が、最も簡便なものは制御端子に印加するアナログ制御
電圧の大小で音声信号の増大又は減衰を制御するもので
ある。
このような電子ボリウムＩＣとして、第４図に示す如く
、例えば制御電圧がＯ〜２７０ｍＶ変化すると音声信号
レベルがＯ〜９０ｄＢ変化する特性のものがあり、この
ような電子ボリウムをマイクロコンピュータで制御する
方法としてパルス幅被変調（ＰＷＭ）信号制御方法が一
般に知られている。
、例えば制御電圧がＯ〜２７０ｍＶ変化すると音声信号
レベルがＯ〜９０ｄＢ変化する特性のものがあり、この
ような電子ボリウムをマイクロコンピュータで制御する
方法としてパルス幅被変調（ＰＷＭ）信号制御方法が一
般に知られている。
第５図はＰＷＭ信号制御方法を用いた一般の音量制御装
置の一例のブロック系統図を示す。同図において、制御
用マイコン１１にフェードアウト動作命令を入れると、
その出力端子１２に繰返し周期が同じで各パルス幅が次
第に増加するパルス信号ａ （第６図（Ａ））が取出さ
れ、信号ａは積分回路１３にて時間と共に電圧が上昇す
るアナログ電圧ｂ （同図（Ｂ））とされ、反転回路１
４にて極性反転され、抵抗Ｒ＋ 、Ｒ２からなる分割回
路１５にてＯ〜−２７０ｍＶの開時間と共にレベル変化
する制御電圧Ｃ（同図（Ｃ））とされる。
置の一例のブロック系統図を示す。同図において、制御
用マイコン１１にフェードアウト動作命令を入れると、
その出力端子１２に繰返し周期が同じで各パルス幅が次
第に増加するパルス信号ａ （第６図（Ａ））が取出さ
れ、信号ａは積分回路１３にて時間と共に電圧が上昇す
るアナログ電圧ｂ （同図（Ｂ））とされ、反転回路１
４にて極性反転され、抵抗Ｒ＋ 、Ｒ２からなる分割回
路１５にてＯ〜−２７０ｍＶの開時間と共にレベル変化
する制御電圧Ｃ（同図（Ｃ））とされる。
一方、端子１６に入来した音声信号ｄ （同図（Ｄ））
は電子ボリウム［Ｃ１７にて制御電圧Ｃによりそのレベ
ルを次第に減衰されて信号ｅ （同図（Ｅ））とされ、
出力端子１８より取出される。
は電子ボリウム［Ｃ１７にて制御電圧Ｃによりそのレベ
ルを次第に減衰されて信号ｅ （同図（Ｅ））とされ、
出力端子１８より取出される。
このようにして音声信号のフェードアウトが行なわれる
。
。
ところで上記フェードアウト時間を長くするにはＰＷＭ
信号のパルス幅が増加している部分の時間を長くすれば
よいので、第７図（Ａ）に示す単位信号（パルスの繰返
し周期が同じで各パルスの幅が１個ずつ次第に変化する
ＰＷＭ信号）のパルス幅及び繰返し周期を同図（Ｂ）〜
（Ｄ）に示すように夫々各パルス宛数倍にする。単位信
号に対し、同図（Ｂ）に示す信号は２倍、同図（Ｃ）に
示す信号は３倍、同図（Ｄ）に示す信号は４倍したもの
である。
信号のパルス幅が増加している部分の時間を長くすれば
よいので、第７図（Ａ）に示す単位信号（パルスの繰返
し周期が同じで各パルスの幅が１個ずつ次第に変化する
ＰＷＭ信号）のパルス幅及び繰返し周期を同図（Ｂ）〜
（Ｄ）に示すように夫々各パルス宛数倍にする。単位信
号に対し、同図（Ｂ）に示す信号は２倍、同図（Ｃ）に
示す信号は３倍、同図（Ｄ）に示す信号は４倍したもの
である。
発明が解決しようとする問題点
この場合、同図（Ｂ）〜（Ｄ）に示すＰＷＭ信号の繰返
し周波数は単位ＰＷＭ信号の１／２．１／３．１／４と
されているため、後段の積分回路１３（第５図）の時定
数もこれに合わせて２倍。
し周波数は単位ＰＷＭ信号の１／２．１／３．１／４と
されているため、後段の積分回路１３（第５図）の時定
数もこれに合わせて２倍。
３倍、４倍に切換える構成にしないと、積分回路１３の
出力アナログ電圧すに含まれる高調波成分（主として繰
返し周波数のリップル）が増加してしまう。これは積分
回路１３が低域フィルタと同じ構成であるために生じる
。このように、積分回路の時定数を可変する構成にする
と回路を簡略化できず、安価に構成し得ない問題点があ
った。
出力アナログ電圧すに含まれる高調波成分（主として繰
返し周波数のリップル）が増加してしまう。これは積分
回路１３が低域フィルタと同じ構成であるために生じる
。このように、積分回路の時定数を可変する構成にする
と回路を簡略化できず、安価に構成し得ない問題点があ
った。
そこで、繰返し周波数が変化してもリップルが増加しな
いようにするには、最低の繰返し周波数の場合でも繰返
し周波数より高い周波数成分を急峻に減衰できるように
積分回路の段数を多くする必要があり、積分回路の設計
が困難になり、コスト高につながる等の問題点があった
。
いようにするには、最低の繰返し周波数の場合でも繰返
し周波数より高い周波数成分を急峻に減衰できるように
積分回路の段数を多くする必要があり、積分回路の設計
が困難になり、コスト高につながる等の問題点があった
。
本発明は、ＰＷＭ信号をアナログ値に変換する積分回路
を簡略化し得るＰＷＭ信号を出力制御するＰＷＭ信号制
御信号を提供することを目的とする。
を簡略化し得るＰＷＭ信号を出力制御するＰＷＭ信号制
御信号を提供することを目的とする。
問題点を解決するための手段
第１図は本発明装置の一実施例の機能構成図を示し、同
図中、１１は第２図に示すフローチャートに従って動作
する制御用マイコンで、パルスの繰返し数設定５０．最
少パルス幅ｔｐ係数５１．繰返し周期ｔｎ計測５２等の
各処理を制御する。
図中、１１は第２図に示すフローチャートに従って動作
する制御用マイコンで、パルスの繰返し数設定５０．最
少パルス幅ｔｐ係数５１．繰返し周期ｔｎ計測５２等の
各処理を制御する。
作用
繰返し周期ｔｎが全て同じで、かつ、第３図（Ａ）に示
す単位ＰＷＭ信号の各パルスＰ＋ 、Ｒ２、・・・と同
じ幅のパルスＰ＋ ａ 、 Ｐ＋ ｔｌ 、 Ｒ２ａ
、・・・が各パルスについて数回ずつ繰返された信号を
出力する。
す単位ＰＷＭ信号の各パルスＰ＋ 、Ｒ２、・・・と同
じ幅のパルスＰ＋ ａ 、 Ｐ＋ ｔｌ 、 Ｒ２ａ
、・・・が各パルスについて数回ずつ繰返された信号を
出力する。
実施例
本発明装置は、第５図中制御用マイコン１１が第２図に
示すフローチャートに従って動作する構成とされており
、第３図（Ａ＞に示す単位ＰＷＭ信号に対して同図（Ｂ
）〜（Ｄ）に示すＰＷＭ信号を得るものである。例えば
、同図（Ｂ）に示すＰＷＭ信号を得る場合について説明
する。
示すフローチャートに従って動作する構成とされており
、第３図（Ａ＞に示す単位ＰＷＭ信号に対して同図（Ｂ
）〜（Ｄ）に示すＰＷＭ信号を得るものである。例えば
、同図（Ｂ）に示すＰＷＭ信号を得る場合について説明
する。
先ず、各パルスの繰返し周期ｔｎの数（本実施例ではＯ
〜７）をセットされる変数Ｍ１がＯにセットされ（第２
図中ステップ２２）、次いで同じパルス幅のパルスを繰
返す回数をセットされる変数Ｍ２が２にセットされる（
ステップ２３）。次に、繰返し周期ｔｎの時間を計測す
るタイマＴ１がリセットされてスタートされ（ステップ
２４）、変数Ｍ＋の内容を各パルス毎に順次セットされ
る変数Ｍ３がＯにセットされる（ステップ２５）。
〜７）をセットされる変数Ｍ１がＯにセットされ（第２
図中ステップ２２）、次いで同じパルス幅のパルスを繰
返す回数をセットされる変数Ｍ２が２にセットされる（
ステップ２３）。次に、繰返し周期ｔｎの時間を計測す
るタイマＴ１がリセットされてスタートされ（ステップ
２４）、変数Ｍ＋の内容を各パルス毎に順次セットされ
る変数Ｍ３がＯにセットされる（ステップ２５）。
変数Ｍ３の内容が０であることが判断され（ステップ２
６＞、Ｌレベルが出力され（ステップ３１）、タイマＴ
＋がｔｎに達したことが判断され（ステップ３２）、変
数Ｍ２が１にされ（ステップ３３）、変数Ｍ２がＯでな
いことが判断されてステップ２４に戻され（ステップ３
４）、再びステップ２４〜２６．３１〜３３が実行され
る。変数Ｍ２がＯにされ（ステップ３３）、変数Ｍ２が
Ｏであることが判断され（ステップ３４）、変数Ｍ！の
内容が１にされ（ステップ３５）、変数Ｍ１が末だ８に
なっていないことが判断されてステップ２３に戻される
（ステップ３６）。
６＞、Ｌレベルが出力され（ステップ３１）、タイマＴ
＋がｔｎに達したことが判断され（ステップ３２）、変
数Ｍ２が１にされ（ステップ３３）、変数Ｍ２がＯでな
いことが判断されてステップ２４に戻され（ステップ３
４）、再びステップ２４〜２６．３１〜３３が実行され
る。変数Ｍ２がＯにされ（ステップ３３）、変数Ｍ２が
Ｏであることが判断され（ステップ３４）、変数Ｍ！の
内容が１にされ（ステップ３５）、変数Ｍ１が末だ８に
なっていないことが判断されてステップ２３に戻される
（ステップ３６）。
変数Ｍ３が変数Ｍ１の内容１にされ（ステップ２５）、
変数Ｍ３が０でないことが判断され（ステップ２６＞、
Ｈレベルが出力され（ステップ２７）、最少パルス幅ｔ
ｐだけ保持され（ステップ２８）、変数Ｍ３が０にされ
（ステップ２９）、変数Ｍ３がＯになったことが判断さ
れ（ステップ３０）、Ｌレベルが出力される（ステップ
３１）。
変数Ｍ３が０でないことが判断され（ステップ２６＞、
Ｈレベルが出力され（ステップ２７）、最少パルス幅ｔ
ｐだけ保持され（ステップ２８）、変数Ｍ３が０にされ
（ステップ２９）、変数Ｍ３がＯになったことが判断さ
れ（ステップ３０）、Ｌレベルが出力される（ステップ
３１）。
これにより、単位ＰＷＭ信号の１番目のパルスＰ＋ と
同じパルス幅のパルスＰｅａが得られたことになる。
同じパルス幅のパルスＰｅａが得られたことになる。
次に、タイマＴ１がｔｎに達したことが判断され（ステ
ップ３２）、変数Ｍ２が１にされ（ステップ３３）、変
数Ｍ２が０でないことが判断されてステップ２４に戻さ
れ（ステップ３４〉、再びステップ２４〜３６が実行さ
れる。これにより、上記パルスＰ＋ と同じパルス幅の
パルスＰ＋ｂｆｆｉ得られたことになる。
ップ３２）、変数Ｍ２が１にされ（ステップ３３）、変
数Ｍ２が０でないことが判断されてステップ２４に戻さ
れ（ステップ３４〉、再びステップ２４〜３６が実行さ
れる。これにより、上記パルスＰ＋ と同じパルス幅の
パルスＰ＋ｂｆｆｉ得られたことになる。
次に、変数Ｍ３が変数Ｍ＋の内容２にされ（ステップ２
５）、変数Ｍ３が０でないことが判断され（ステップ２
６）、Ｈレベルが出力され（ステップ２７）、最少パル
ス幅［ｐだけ保持され（ステップ２８）、変数Ｍ３が１
にされ（ステップ２９）、変数Ｍ３がＯでないことが判
断されてステップ２８に戻され（ステップ３０）、再び
ステップ２８〜３０が実行される。変数Ｍ３がＯになっ
たことが判断され（ステップ３０）、Ｌレベルが出力さ
れ、ステップ３２〜３６が実行される。これにより、単
位ＰＷＭ信号の２番目のパルスＰ２と同じパルス幅のパ
ルスＰ２ａが得られたことになる。
５）、変数Ｍ３が０でないことが判断され（ステップ２
６）、Ｈレベルが出力され（ステップ２７）、最少パル
ス幅［ｐだけ保持され（ステップ２８）、変数Ｍ３が１
にされ（ステップ２９）、変数Ｍ３がＯでないことが判
断されてステップ２８に戻され（ステップ３０）、再び
ステップ２８〜３０が実行される。変数Ｍ３がＯになっ
たことが判断され（ステップ３０）、Ｌレベルが出力さ
れ、ステップ３２〜３６が実行される。これにより、単
位ＰＷＭ信号の２番目のパルスＰ２と同じパルス幅のパ
ルスＰ２ａが得られたことになる。
このようにして変数Ｍ１が８に達すると（ステップ３６
）上記処理が終了する（ステップ３７）。
）上記処理が終了する（ステップ３７）。
上記処理により、第３図（Ｂ）に示す如く、繰返し周期
ｔｎが全て同じで、単位ＰＷＭ信号（同図（Ａ））の各
パルスＰ＋ 、Ｐ２ 、・・・と同じ幅のパルスＰ＋
ａ 、 Ｐｔ ｂ 、 Ｐｚ ａ 、・・・が各パルス
について２回ずつ繰返された信号が得られる。
ｔｎが全て同じで、単位ＰＷＭ信号（同図（Ａ））の各
パルスＰ＋ 、Ｐ２ 、・・・と同じ幅のパルスＰ＋
ａ 、 Ｐｔ ｂ 、 Ｐｚ ａ 、・・・が各パルス
について２回ずつ繰返された信号が得られる。
同図（Ｃ）、（Ｄ）に示すＰＷＭ信号も上記の如き処理
によって得られる。
によって得られる。
ここで、第３図（Ｂ）〜（Ｄ）に示すＰＷＭ信号のパル
スの繰返し回数について考えてみる。同図（Ａ）に示す
単位ＰＷＭ信号は、パルスの繰返し周期［ｎが同じで各
パルスの幅が１個ずつ次第に変化するＰＷＭ信号である
が、この存在時間を王とし、所望のフェード設定時間を
Ｔすとすると、パルスの繰返し回数はＴＯ／Ｔで与えら
れる。即ち、同図（Ｂ）に示すものは、Ｔｏが２Ｔであ
るのでパルス繰返し回数は２．同図（Ｃ）に示すものは
、Ｔｏが３王であるのでパルス繰返し回数は３、同図（
Ｄ）に示すものは、ＴＯが４Ｔであるのでパルス繰返し
回数は４である。
スの繰返し回数について考えてみる。同図（Ａ）に示す
単位ＰＷＭ信号は、パルスの繰返し周期［ｎが同じで各
パルスの幅が１個ずつ次第に変化するＰＷＭ信号である
が、この存在時間を王とし、所望のフェード設定時間を
Ｔすとすると、パルスの繰返し回数はＴＯ／Ｔで与えら
れる。即ち、同図（Ｂ）に示すものは、Ｔｏが２Ｔであ
るのでパルス繰返し回数は２．同図（Ｃ）に示すものは
、Ｔｏが３王であるのでパルス繰返し回数は３、同図（
Ｄ）に示すものは、ＴＯが４Ｔであるのでパルス繰返し
回数は４である。
第３図（Ｂ）の波形と第７図（Ｂ）の波形、同図（Ｃ）
の波形と同図（Ｃ）の波形、同図（Ｄ）の波形と同図（
Ｄ）の波形とを夫々比較すると、夫々単位時間当りのパ
ルス幅の合計は同じであることがわかり、第３図（Ｂ）
〜（Ｄ）の波形を積分すれば、第７図（Ｂ）〜（Ｄ）の
波形を積分したのと同じ変化を示すアナログ電圧を得る
ことができる。
の波形と同図（Ｃ）の波形、同図（Ｄ）の波形と同図（
Ｄ）の波形とを夫々比較すると、夫々単位時間当りのパ
ルス幅の合計は同じであることがわかり、第３図（Ｂ）
〜（Ｄ）の波形を積分すれば、第７図（Ｂ）〜（Ｄ）の
波形を積分したのと同じ変化を示すアナログ電圧を得る
ことができる。
このように本発明装置によって得られる波形は、単位Ｐ
ＷＭ信号と繰返し周期ｔｎが全て同じで、かつ、単位Ｐ
ＷＭ信号の各パルスと同じ幅のパルスが各パルスについ
て数回ずつ繰返されたものである。従って、第５図示の
積分回路１３としては、繰返し周期【ｎの逆数つまり繰
返し周波数を充分減衰し得る特性を有しているだけでよ
く、繰返し周期ｔｎが時間とともに変化する従来装置に
よる信号を用いた場合のように積分回路を時定数の可変
できる構成にする必要はなく、又、多段の積分回路を用
いる必要もない。
ＷＭ信号と繰返し周期ｔｎが全て同じで、かつ、単位Ｐ
ＷＭ信号の各パルスと同じ幅のパルスが各パルスについ
て数回ずつ繰返されたものである。従って、第５図示の
積分回路１３としては、繰返し周期【ｎの逆数つまり繰
返し周波数を充分減衰し得る特性を有しているだけでよ
く、繰返し周期ｔｎが時間とともに変化する従来装置に
よる信号を用いた場合のように積分回路を時定数の可変
できる構成にする必要はなく、又、多段の積分回路を用
いる必要もない。
発明の効果
パルスの繰返し周期が同じで各パルスの幅が１個ずつ次
第に変化するパルス幅被変調信号を単位信号とし、単位
信号の各パルスについて、（（所望とするパルス幅被変
調信号出力時間）／（単位信号の出力時間））回ずつ同
じパルス幅のパルスを上記繰返し周期で繰返し出力する
ように構成したため、特に、音声信号のレベルを制御し
てフェードイン、フェードアウトする音量制御装置に用
いた場合、ＰＷＭ信号をアナログ値に変換する積分回路
としては繰返し周波数を充分減衰し得る特性を有してい
るだけでよく、繰返し周波数が時間と共に変化するＰＷ
Ｍ信号を用いる従来装置よりも積分回路を簡略化し得、
安価に構成し得る。
第に変化するパルス幅被変調信号を単位信号とし、単位
信号の各パルスについて、（（所望とするパルス幅被変
調信号出力時間）／（単位信号の出力時間））回ずつ同
じパルス幅のパルスを上記繰返し周期で繰返し出力する
ように構成したため、特に、音声信号のレベルを制御し
てフェードイン、フェードアウトする音量制御装置に用
いた場合、ＰＷＭ信号をアナログ値に変換する積分回路
としては繰返し周波数を充分減衰し得る特性を有してい
るだけでよく、繰返し周波数が時間と共に変化するＰＷ
Ｍ信号を用いる従来装置よりも積分回路を簡略化し得、
安価に構成し得る。
第１図は本発明装置の一実施例の機能構成図、第２図は
本発明装置の動作説明用フローチャート、第３図は本発
明装置によって得られる信号波形図、第４図は一般の音
量制御装置の制御電圧対減衰量特性図、第５図及び第６
図は夫々一般の音量制御装置の一例のブロック系統図及
びその動作説明用信号波形図、第７図は従来装置によっ
て得られる信号波形図である。 １１・・・制御用マイコン、１３・・・積分回路、１７
・・・電圧ボリウムＩＣ１５０・・・繰返し数設定、５
１・・・最少パルス幅保持、５２・・・繰返し周期計測
。
本発明装置の動作説明用フローチャート、第３図は本発
明装置によって得られる信号波形図、第４図は一般の音
量制御装置の制御電圧対減衰量特性図、第５図及び第６
図は夫々一般の音量制御装置の一例のブロック系統図及
びその動作説明用信号波形図、第７図は従来装置によっ
て得られる信号波形図である。 １１・・・制御用マイコン、１３・・・積分回路、１７
・・・電圧ボリウムＩＣ１５０・・・繰返し数設定、５
１・・・最少パルス幅保持、５２・・・繰返し周期計測
。
Claims (1)
- パルスの繰返し周期が同じで各パルスの幅が１個ずつ次
第に変化するパルス幅被変調信号を単位信号とし、該単
位信号の各パルスについて、｛（所望とするパルス幅被
変調信号出力時間）／（該単位信号の出力時間）｝回ず
つ同じパルス幅のパルスを上記繰返し周期で繰返し出力
するよう構成してなることを特徴とするパルス幅被変調
信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25883684A JPS61137409A (ja) | 1984-12-07 | 1984-12-07 | パルス幅被変調信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25883684A JPS61137409A (ja) | 1984-12-07 | 1984-12-07 | パルス幅被変調信号制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137409A true JPS61137409A (ja) | 1986-06-25 |
| JPH0317410B2 JPH0317410B2 (ja) | 1991-03-08 |
Family
ID=17325695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25883684A Granted JPS61137409A (ja) | 1984-12-07 | 1984-12-07 | パルス幅被変調信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61137409A (ja) |
-
1984
- 1984-12-07 JP JP25883684A patent/JPS61137409A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317410B2 (ja) | 1991-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62200412A (ja) | 自動電力制御装置 | |
| US5491440A (en) | Automatic clock duty cycle adjusting circuit | |
| US5615234A (en) | Digital high-pass filter having baseline restoration means | |
| US6157671A (en) | Apparatus and method for digitally monitoring a duty cycle of a pulse width modulated signal | |
| KR960039664A (ko) | 반송파 동기신호에 의한 귀환형 펄스 폭 변조 적분 방식의 펄스폭 제어 장치 | |
| JPH0317410B2 (ja) | ||
| US3988600A (en) | Digital logarithmic function generator | |
| JPS6038912B2 (ja) | 信号処理方式 | |
| SU907772A1 (ru) | Нелинейный фильтр нижних частот | |
| SU467363A1 (ru) | Устройство дл определени коэффициента изменчивости случайного процесса | |
| SU1056208A1 (ru) | Широтно-импульсный функциональный преобразователь | |
| SU1223329A1 (ru) | Умножитель частоты | |
| SU1553990A1 (ru) | Функциональный генератор | |
| JPS63132510A (ja) | プログラマブルゲインコントロ−ルアンプ | |
| SU1665349A1 (ru) | Устройство дл ограничени скорости изменени напр жени | |
| JPH08213910A (ja) | ディジタル／アナログ変換器 | |
| JPH0462604B2 (ja) | ||
| JPH0581364A (ja) | スイツチトキヤパシタ回路のシミユレーシヨン方法 | |
| SU1265729A1 (ru) | Система цифрового управлени вибрационными испытани ми | |
| SU1273829A1 (ru) | Устройство дл контрол граничной частоты | |
| JPH06216777A (ja) | 発振検出装置 | |
| SU1300467A1 (ru) | Генератор случайного процесса | |
| SU575051A3 (ru) | Преобразователь посто нного напр жени в импульсы регулируемой длительности | |
| SU1179332A1 (ru) | Генератор случайного потока импульсов | |
| SU1555839A1 (ru) | Умножитель частоты следовани импульсов |