JPS61144920A - スイツチング装置 - Google Patents
スイツチング装置Info
- Publication number
- JPS61144920A JPS61144920A JP60282129A JP28212985A JPS61144920A JP S61144920 A JPS61144920 A JP S61144920A JP 60282129 A JP60282129 A JP 60282129A JP 28212985 A JP28212985 A JP 28212985A JP S61144920 A JPS61144920 A JP S61144920A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- output terminal
- differential amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000000295 complement effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、第１電流源を断続することにより、附勢され
るとともに圧縮すべき信号用の第１入力端子、第２入力
端子、第１出力端子および第２出力端子を有する第１差
動増幅器と、前記作動増幅器の第１出力端子および第２
出力端子に結合され、差動増幅器の作動出力電流を出力
端子に供給されるシングルエンド出力電流に変換する第
１変換回路と、該第１変換回路の出力端子に結合された
入力端子及びエミッタがスイッチング装置の出力端子に
結合された２個の相補形エミッタフォロワ出力トランジ
スタ並びに、この出力トランジスタのベース間に直列配
置され且つ断続可能な第２電流源により導通状態とされ
る２個の半導体接合を有するバイアス回路を含む出力増
幅器とを具えて信号を圧縮するスイッチング装置に関す
るものである。
るとともに圧縮すべき信号用の第１入力端子、第２入力
端子、第１出力端子および第２出力端子を有する第１差
動増幅器と、前記作動増幅器の第１出力端子および第２
出力端子に結合され、差動増幅器の作動出力電流を出力
端子に供給されるシングルエンド出力電流に変換する第
１変換回路と、該第１変換回路の出力端子に結合された
入力端子及びエミッタがスイッチング装置の出力端子に
結合された２個の相補形エミッタフォロワ出力トランジ
スタ並びに、この出力トランジスタのベース間に直列配
置され且つ断続可能な第２電流源により導通状態とされ
る２個の半導体接合を有するバイアス回路を含む出力増
幅器とを具えて信号を圧縮するスイッチング装置に関す
るものである。
電源をスイッチオンおよびスイッチオフする際に、回路
の出力端子に不規則な過渡電圧が発生し、この過渡電圧
は、直流電圧および直流電流の設定を変化する際に発生
する。斯かる過渡電圧は、特に、能動低域通過フィルタ
の出力端子により形成されるコンパクトディスクプレー
ヤの出力端子に １発生する。このコンパクトディスク
プレーヤを拡声装置を駆動する増幅器に接続する場合に
、これら過渡電圧はポツピング音として再生され、拡声
器を損傷するおそれもある。これがため、これら過渡電
圧が回路の出力端子に発生するのを防止するために、ス
イッチング装置（ミューティング回路）を使用し、これ
により電源のスイッチオンおよびスイッチオフ時に回路
の出力端子への信号を抑圧する。更に斯かるスイッチン
グ装置を、電源のスイッチオン後他のスイッチによって
も駆動させて、出力端子への信号を抑圧する。
の出力端子に不規則な過渡電圧が発生し、この過渡電圧
は、直流電圧および直流電流の設定を変化する際に発生
する。斯かる過渡電圧は、特に、能動低域通過フィルタ
の出力端子により形成されるコンパクトディスクプレー
ヤの出力端子に １発生する。このコンパクトディスク
プレーヤを拡声装置を駆動する増幅器に接続する場合に
、これら過渡電圧はポツピング音として再生され、拡声
器を損傷するおそれもある。これがため、これら過渡電
圧が回路の出力端子に発生するのを防止するために、ス
イッチング装置（ミューティング回路）を使用し、これ
により電源のスイッチオンおよびスイッチオフ時に回路
の出力端子への信号を抑圧する。更に斯かるスイッチン
グ装置を、電源のスイッチオン後他のスイッチによって
も駆動させて、出力端子への信号を抑圧する。
かかるスイッチング装置は米国特許第４．３１５．２２
１号明細書に開示されている。ここに記載されているス
イッチング装置は、電圧フォロワとして配設された差動
増幅器により形成され、その出力によってエミッタフォ
ロワとして配設された２個の相補形出力トランジスタを
具える出力段を駆動する。
１号明細書に開示されている。ここに記載されているス
イッチング装置は、電圧フォロワとして配設された差動
増幅器により形成され、その出力によってエミッタフォ
ロワとして配設された２個の相補形出力トランジスタを
具える出力段を駆動する。
これら出力トランジスタは、切換え自在のカレント・ミ
ラー回路に含まれる２個のダイオードおよび２個の電流
源を具えるバイアス回路により、ΔＢ級で作動する。出
力段の出力端子への信号をカレント・ミラー回路即ち出
力段の零入力電流をスイッチオフすることにより抑圧す
る。しかし、この回路は、スイッチオフ状態において、
出力段の入力端に人力信号が存在するため、出力段の出
力端子にも漏話により信号が出力されるという欠点があ
る。その他にこの回路では、スイッチオン状態において
、出力トランジスタの非線型抵抗によって出力信号にひ
ずみが生じるという欠点がある。
ラー回路に含まれる２個のダイオードおよび２個の電流
源を具えるバイアス回路により、ΔＢ級で作動する。出
力段の出力端子への信号をカレント・ミラー回路即ち出
力段の零入力電流をスイッチオフすることにより抑圧す
る。しかし、この回路は、スイッチオフ状態において、
出力段の入力端に人力信号が存在するため、出力段の出
力端子にも漏話により信号が出力されるという欠点があ
る。その他にこの回路では、スイッチオン状態において
、出力トランジスタの非線型抵抗によって出力信号にひ
ずみが生じるという欠点がある。
米国特許第４．３３６．４４２号明細書には、最初に記
載した型のスイッチング装置が開示されている。
載した型のスイッチング装置が開示されている。
しかし、このスイッチング装置の出力段は、各々が２個
の相補形出力トランジスタを具える２個並列分路を具え
る。第１分路の出力端子は差動増幅器の入力端子にフィ
ードバックされ、第２分路の出力端子はスイッチング装
置の出力端子を形成する。この出力端子への信号を差動
増幅器および出力段の電流源をカットオフすることによ
り抑圧する。この回路配置は、スイッチオン時に出力信
号がひずむという欠点がある。第１分路の出力トランジ
スタは、フィードバックのためほとんどひずみを発生し
ないが、この第１分路の出力トランジスタと同様の構成
としない限り、第２分路の出力トランジスタはひずみを
発生する。しかし、通常これらトランジスタは同一に構
成されることはない。
の相補形出力トランジスタを具える２個並列分路を具え
る。第１分路の出力端子は差動増幅器の入力端子にフィ
ードバックされ、第２分路の出力端子はスイッチング装
置の出力端子を形成する。この出力端子への信号を差動
増幅器および出力段の電流源をカットオフすることによ
り抑圧する。この回路配置は、スイッチオン時に出力信
号がひずむという欠点がある。第１分路の出力トランジ
スタは、フィードバックのためほとんどひずみを発生し
ないが、この第１分路の出力トランジスタと同様の構成
としない限り、第２分路の出力トランジスタはひずみを
発生する。しかし、通常これらトランジスタは同一に構
成されることはない。
本発明の目的は、スイッチオン状態において、出力信号
のひずみを僅かとし、スイッチオフ状態において、出力
側への信号を充分に抑圧して、出力側への信号の漏話が
ほとんど生じないようにしたスイッチング装置を提供せ
んとするにある。
のひずみを僅かとし、スイッチオフ状態において、出力
側への信号を充分に抑圧して、出力側への信号の漏話が
ほとんど生じないようにしたスイッチング装置を提供せ
んとするにある。
本発明は第１電流源を断続することにより、附勢される
とともに圧縮すべき信号用の第１入力端子、第２入力端
子、第１出力端子および第２出力端子を有する第１差動
増幅器と、前記作動増幅器の第１出力端子および第２出
力端子に結合され、差動増幅器の作動出力電流を出力端
子に供給されるシングルエンド出力電流に変換する第１
変換回路と、該第１変換回路の出力端子に結合された入
力端子及びエミッタがスイッチング装置の出力端子に結
合された２個の相補形エミッタフォロワ出力トランジス
タ並びに、この出力トランジスタのベース間に直列配置
され且つ断続可能な第２電流源により導通状態とされる
２個の半導体接合を有するバイアス回路を含む出力増幅
器とを具えて信号を圧縮するスイッチング装置において
、断続自在の第３電流源により附勢されると共に信号に
対して接地される第１入力端子、第２入力端子、第１出
力端子および第２出力端子を有する第２差動増幅器と、 第２差動増幅器の第１出力端子および第２出力端子に結
合され、第２差動増幅器の作動出力電流を、第２差動増
幅器の第２入力端子に接続された出力端子および出力増
幅器の入力端子に供給されるシングルエンド出力電流に
変換する第２変換回路とを具え、 出力増幅器の出力端子を第１差動増幅器の第２入力端子
に接続し、 スイッチング装置の出力端子への信号を抑圧するために
、第１電流源および第２電流源をスイッチオフし、第３
電流源をスイッチオンするようにしたことを特徴とする
。
とともに圧縮すべき信号用の第１入力端子、第２入力端
子、第１出力端子および第２出力端子を有する第１差動
増幅器と、前記作動増幅器の第１出力端子および第２出
力端子に結合され、差動増幅器の作動出力電流を出力端
子に供給されるシングルエンド出力電流に変換する第１
変換回路と、該第１変換回路の出力端子に結合された入
力端子及びエミッタがスイッチング装置の出力端子に結
合された２個の相補形エミッタフォロワ出力トランジス
タ並びに、この出力トランジスタのベース間に直列配置
され且つ断続可能な第２電流源により導通状態とされる
２個の半導体接合を有するバイアス回路を含む出力増幅
器とを具えて信号を圧縮するスイッチング装置において
、断続自在の第３電流源により附勢されると共に信号に
対して接地される第１入力端子、第２入力端子、第１出
力端子および第２出力端子を有する第２差動増幅器と、 第２差動増幅器の第１出力端子および第２出力端子に結
合され、第２差動増幅器の作動出力電流を、第２差動増
幅器の第２入力端子に接続された出力端子および出力増
幅器の入力端子に供給されるシングルエンド出力電流に
変換する第２変換回路とを具え、 出力増幅器の出力端子を第１差動増幅器の第２入力端子
に接続し、 スイッチング装置の出力端子への信号を抑圧するために
、第１電流源および第２電流源をスイッチオフし、第３
電流源をスイッチオンするようにしたことを特徴とする
。
本発明は、以下の事実の認識に基づいて成したものであ
る。まずスイッチオン状態において出力段の出力を第１
差動増幅器の第２入力端子に全て帰還してスイッチング
装置が電圧フォロワとして作動するようにする。この負
帰還によって、出力トランジスタの非線型抵抗により生
じたひずみを充分に減少して入力信号が出力端子にほぼ
ひずみなく出力されるようにする。スイッチオフ状態に
おいては、第１差動増幅器および出力増幅器には電流が
流れないが、第２差動増幅器のみはスイッチオンされる
。この第２差動増幅器の第１入力端子を接地し、その出
力端子を第２入力端子に完全に帰還して、この差動増幅
器が電圧フォロワとして作動し得るようにする。したが
って、スイッチオフ状態においては、出力増幅器の入力
端子に信号が供給されないため、入力信号はほぼ完全に
抑圧されるとともに漏話の発生をも防止する。
る。まずスイッチオン状態において出力段の出力を第１
差動増幅器の第２入力端子に全て帰還してスイッチング
装置が電圧フォロワとして作動するようにする。この負
帰還によって、出力トランジスタの非線型抵抗により生
じたひずみを充分に減少して入力信号が出力端子にほぼ
ひずみなく出力されるようにする。スイッチオフ状態に
おいては、第１差動増幅器および出力増幅器には電流が
流れないが、第２差動増幅器のみはスイッチオンされる
。この第２差動増幅器の第１入力端子を接地し、その出
力端子を第２入力端子に完全に帰還して、この差動増幅
器が電圧フォロワとして作動し得るようにする。したが
って、スイッチオフ状態においては、出力増幅器の入力
端子に信号が供給されないため、入力信号はほぼ完全に
抑圧されるとともに漏話の発生をも防止する。
本発明の好適実施例は、第１電流源および第３′ 電流
源を、第１差動増幅器および第２差動増幅器に共通にす
るとともに第１差動増幅器から第２差動増幅器にスイッ
チングする電流源に置換し、且つ、第１変換回路および
第２変換回路を、第１差動増幅器および第２差動増幅器
に共通の変換回路に置換するようにしたことを特徴とす
る。さらに他の実施例は、変換回路の出力端子を、出力
端子が出力増幅器の入力端子に結合された駆動増幅器の
入力端子に接続するようにしたことを特徴とする。
源を、第１差動増幅器および第２差動増幅器に共通にす
るとともに第１差動増幅器から第２差動増幅器にスイッ
チングする電流源に置換し、且つ、第１変換回路および
第２変換回路を、第１差動増幅器および第２差動増幅器
に共通の変換回路に置換するようにしたことを特徴とす
る。さらに他の実施例は、変換回路の出力端子を、出力
端子が出力増幅器の入力端子に結合された駆動増幅器の
入力端子に接続するようにしたことを特徴とする。
図面につき本発明を説明する。
第１図は本発明スイッチング装置の基本ブロック図であ
る。このスイッチング装置は、入力信号ｖ１を供給する
非反転入力端子２と、反転入力端子３とを有する第１人
力場幅器１を具える。第１人力場幅器１は差動増幅器（
図示せず）をそなえ、そのバイアス電流をスイッチ５に
より断続し得る電流源４から供給する。増幅器１の出力
端子６を出力増幅器８の入力端子７に接続する。この出
力増幅器８の出力端子９は、スイッチング装置の出力端
子を構成すると共にこれを人力増幅器１の反転入力端子
３に接続する。出力増幅器８には、少なくとも１個の電
流源１０により供給され、且つスイッチ１１により断続
し得るバイアス電流を供給する。さらに、スイッチング
装置は、信号に対して接地される非反転入力端子１３と
、反転入力端子１４とを有する第２人力場幅器１２を具
える。この増幅器１２の出力端子１５を、出力増幅器８
の反転入力端子１４および入力端子７に接続する。第２
人力場幅器１２もまた、差動増幅器（図示せず）を具え
、そのバイアス電流をスイッチ１７によりスイッチング
される電流源１６から供給する。スイッチ５，１１およ
び１７は、スイッチ５および１１を同時に閉成し、その
際スイッチ１７を解放するかまたはその逆となるように
、制御手段（図示せず）により附勢する。
る。このスイッチング装置は、入力信号ｖ１を供給する
非反転入力端子２と、反転入力端子３とを有する第１人
力場幅器１を具える。第１人力場幅器１は差動増幅器（
図示せず）をそなえ、そのバイアス電流をスイッチ５に
より断続し得る電流源４から供給する。増幅器１の出力
端子６を出力増幅器８の入力端子７に接続する。この出
力増幅器８の出力端子９は、スイッチング装置の出力端
子を構成すると共にこれを人力増幅器１の反転入力端子
３に接続する。出力増幅器８には、少なくとも１個の電
流源１０により供給され、且つスイッチ１１により断続
し得るバイアス電流を供給する。さらに、スイッチング
装置は、信号に対して接地される非反転入力端子１３と
、反転入力端子１４とを有する第２人力場幅器１２を具
える。この増幅器１２の出力端子１５を、出力増幅器８
の反転入力端子１４および入力端子７に接続する。第２
人力場幅器１２もまた、差動増幅器（図示せず）を具え
、そのバイアス電流をスイッチ１７によりスイッチング
される電流源１６から供給する。スイッチ５，１１およ
び１７は、スイッチ５および１１を同時に閉成し、その
際スイッチ１７を解放するかまたはその逆となるように
、制御手段（図示せず）により附勢する。
以下にスイッチング装置の作動を説明する。スイッチン
グ装置がスイッチオン状態の場合に、スイッチ５および
１１が閉成し、スイッチ１７が解放する。第１人力場幅
器１および出力増幅器８をこれら電流源４および１０に
より附勢する。出力増幅器８の出力端子９から第１人力
場幅器１の反転入力端子３に完全に負帰還が行われるた
め、スイッチング装置は電圧フォロワとして作動する。
グ装置がスイッチオン状態の場合に、スイッチ５および
１１が閉成し、スイッチ１７が解放する。第１人力場幅
器１および出力増幅器８をこれら電流源４および１０に
より附勢する。出力増幅器８の出力端子９から第１人力
場幅器１の反転入力端子３に完全に負帰還が行われるた
め、スイッチング装置は電圧フォロワとして作動する。
出力増幅器８により主として発生するひずみは、この負
帰還によりほとんど除去されるため、はぼ無ひずみの入
力端子ｖ１ が出力端子９に現れるようになる。スイ
ッチング装置のスイッチ・オフ状態の場合には、スイッ
チ５および１１が解放し且つスイッチ１７が閉成するた
め、第２人力場幅器１２のみが作動し得るようになる。
帰還によりほとんど除去されるため、はぼ無ひずみの入
力端子ｖ１ が出力端子９に現れるようになる。スイ
ッチング装置のスイッチ・オフ状態の場合には、スイッ
チ５および１１が解放し且つスイッチ１７が閉成するた
め、第２人力場幅器１２のみが作動し得るようになる。
出力端子１５から反転入力端子１４に完全に負帰還が行
われるため、この人力増幅器１２は電圧フォロワとして
作動する。これがため出力端子１５の電圧、従って出力
増幅器８の入力端子７の電圧は０■となる。スイッチン
グ装置のスイッチ・オフ状態では出力増幅器８は、その
入力端子７に信号が現れないため、漏話により出力端子
９に信号が発生しない。
われるため、この人力増幅器１２は電圧フォロワとして
作動する。これがため出力端子１５の電圧、従って出力
増幅器８の入力端子７の電圧は０■となる。スイッチン
グ装置のスイッチ・オフ状態では出力増幅器８は、その
入力端子７に信号が現れないため、漏話により出力端子
９に信号が発生しない。
第１増幅器１および第２差動増幅器１２は、同一の駆動
増幅器を伴う複数の等しい負荷を有する。第１図に示す
基本配置を、２個の負荷を一つの共通負荷とし、２個の
駆動増幅器を一個の共通駆動増幅器とすることにより簡
単な構成にすることができる。第２図にはこの簡単化し
た回路配置を示し、この場合に、共通負荷および、場合
によって、共通駆動増幅器に符号２０を付す。さらに、
電流源４および１６を組合せて、スイッチ２２により差
動増幅器１から差動増幅器１２に、およびその逆にスイ
ッチングされる一個の電流源２１を形成することができ
る。その他は、第１図に示す回路と同様に作動する。
増幅器を伴う複数の等しい負荷を有する。第１図に示す
基本配置を、２個の負荷を一つの共通負荷とし、２個の
駆動増幅器を一個の共通駆動増幅器とすることにより簡
単な構成にすることができる。第２図にはこの簡単化し
た回路配置を示し、この場合に、共通負荷および、場合
によって、共通駆動増幅器に符号２０を付す。さらに、
電流源４および１６を組合せて、スイッチ２２により差
動増幅器１から差動増幅器１２に、およびその逆にスイ
ッチングされる一個の電流源２１を形成することができ
る。その他は、第１図に示す回路と同様に作動する。
第２図の回路に基づく第１実施例のスイッチング装置を
第３図につきより詳細に説明する。ここにおいても第２
図と同一部分には同一符号を付して示す。第１差劾増幅
器１は、２個のトランジスタＴ１およびＴ２を具え、ト
ランジスタＴ、のベース２は、入力信号ｖ１が供給され
る非反転入力端子を構成し、トランジスタＴ２のベース
３は反転入力端子を構成する。トランジスタＴ、のコレ
クタをカレント・ミラー回路２０の入力端子に接続する
。このカレント・ミラー回路は、ダイオード接続された
トランジスタＴ８およびＴ９を具え、トランジスタＴ２
のコレクタおよび差動増幅器の出力端子６に接続された
出力端子を有する。カレント・ミラー回路２０は、トラ
ンジスタＴ１およびＴ２の差動コレクタ電流をうシング
ルエンド形出力電流に変換する変換回路を構成する。ト
ランジスタＴ３のコレクタおよびトランジスタＴ４のコ
レクタを、トランジスタＴ、のコレクタおよびトランジ
スタＴ２のコレクタに夫々接続してカレント・ミラー回
路２０が、２個の差動増幅器１および１２に共通である
変換回路を形成し得るようにする。トランジスタＴ４の
ベース１４ハ、差動増幅器１２０反転入力端子を形成す
ると共にこの増幅器の出力端子６に接続する。差動増幅
器１および１２のエミッタ電流は、電流源２１により供
給される。電流源２１は、ベースを規準電圧Ｖ□、とす
ると共にエミッタを抵抗Ｒ１を介して負の給電線３０に
接続したトランジスタＴ７を具える。電流＃２１からの
電流は、差動対として配設された２個のトランジスタＴ
、およびＴ６を具えるスイッチ２２により、一方の差動
増幅器から他方の差動増幅器にスイッチングされ、この
スイッチングのため、制御信号をトランジスタＴ、のベ
ース３３およびトランジスタＴ６のベース３４に夫々供
給する。２個の差動増幅器１および１２の共通出力端子
６を、エミッタフォロワとして配設された２個の相補形
出力トランジスタＴＩｏおよびＴ、ｌを具える出力増幅
器８の入力端子７に接続し、両トランジスタの共通エミ
ッタ端子は、スイッチング装置の出力端子９を形成する
。
第３図につきより詳細に説明する。ここにおいても第２
図と同一部分には同一符号を付して示す。第１差劾増幅
器１は、２個のトランジスタＴ１およびＴ２を具え、ト
ランジスタＴ、のベース２は、入力信号ｖ１が供給され
る非反転入力端子を構成し、トランジスタＴ２のベース
３は反転入力端子を構成する。トランジスタＴ、のコレ
クタをカレント・ミラー回路２０の入力端子に接続する
。このカレント・ミラー回路は、ダイオード接続された
トランジスタＴ８およびＴ９を具え、トランジスタＴ２
のコレクタおよび差動増幅器の出力端子６に接続された
出力端子を有する。カレント・ミラー回路２０は、トラ
ンジスタＴ１およびＴ２の差動コレクタ電流をうシング
ルエンド形出力電流に変換する変換回路を構成する。ト
ランジスタＴ３のコレクタおよびトランジスタＴ４のコ
レクタを、トランジスタＴ、のコレクタおよびトランジ
スタＴ２のコレクタに夫々接続してカレント・ミラー回
路２０が、２個の差動増幅器１および１２に共通である
変換回路を形成し得るようにする。トランジスタＴ４の
ベース１４ハ、差動増幅器１２０反転入力端子を形成す
ると共にこの増幅器の出力端子６に接続する。差動増幅
器１および１２のエミッタ電流は、電流源２１により供
給される。電流源２１は、ベースを規準電圧Ｖ□、とす
ると共にエミッタを抵抗Ｒ１を介して負の給電線３０に
接続したトランジスタＴ７を具える。電流＃２１からの
電流は、差動対として配設された２個のトランジスタＴ
、およびＴ６を具えるスイッチ２２により、一方の差動
増幅器から他方の差動増幅器にスイッチングされ、この
スイッチングのため、制御信号をトランジスタＴ、のベ
ース３３およびトランジスタＴ６のベース３４に夫々供
給する。２個の差動増幅器１および１２の共通出力端子
６を、エミッタフォロワとして配設された２個の相補形
出力トランジスタＴＩｏおよびＴ、ｌを具える出力増幅
器８の入力端子７に接続し、両トランジスタの共通エミ
ッタ端子は、スイッチング装置の出力端子９を形成する
。
トランジスタＴ、ｌ のベースをトランジスタＴ１３の
エミッタに接続し、そのベースを出力増幅器８の入力端
子７に接続するとともにそのコレクタを正の給電端子３
１に接続する。トランジスタＴ、３のエミッタをスイッ
チｌｌａを経て電流源１０ａに接続する。電流源１０ａ
は、ベースが基準電圧に接続されエミッタが抵抗Ｒ２を
経て負の給電端子３０に接続されるトランジスタＴＩ６
を具える。スイッチｌｌａは差動対として配設された２
個のトランジスタＴ１４およびＴ＋Ｓを具え、トランジ
スタＴ、４ のコレクタをトランジスタＴ、３のエミッ
タに接続し、トランジスタＴＩ５のコレクタを正の給電
端子３１に接続する。トランジスタＴ１．およびＴＩ５
のベースに供給される制御信号は、トランジスタＴ５お
よびＴ６のベース３３および３４に供給される制御信号
と同一である。トランジスタＴＩＯのベースをトランジ
スタＴＩ２のエミッタに接続し、トランジスタＴ１□ハ
ソノヘースを入力端子７に接続するとともにコレクタを
負の給電端子３０に接続する。トランジスタＴ１２のエ
ミッタをダイオード接続されたトランジスタＴ２゜およ
びＴ２１ を具えるカレント・ミラー回路の出力端子に
接続し、トランジスタＴ２１ のベース・エミッタ接合
をトランジスタＴ２０のベース・エミッタ接合と並列に
配設する。このカレント・ミラー回路の入力端子をスイ
ッチｌｌｂを経て電流源１０ｂに接続する。この電流源
１０ｂは、ベースが基準電圧点に接続され、エミッタが
抵抗Ｒ３を経て負の給電端子３０に接続されたトランジ
スタＴ、９を具える。
エミッタに接続し、そのベースを出力増幅器８の入力端
子７に接続するとともにそのコレクタを正の給電端子３
１に接続する。トランジスタＴ、３のエミッタをスイッ
チｌｌａを経て電流源１０ａに接続する。電流源１０ａ
は、ベースが基準電圧に接続されエミッタが抵抗Ｒ２を
経て負の給電端子３０に接続されるトランジスタＴＩ６
を具える。スイッチｌｌａは差動対として配設された２
個のトランジスタＴ１４およびＴ＋Ｓを具え、トランジ
スタＴ、４ のコレクタをトランジスタＴ、３のエミッ
タに接続し、トランジスタＴＩ５のコレクタを正の給電
端子３１に接続する。トランジスタＴ１．およびＴＩ５
のベースに供給される制御信号は、トランジスタＴ５お
よびＴ６のベース３３および３４に供給される制御信号
と同一である。トランジスタＴＩＯのベースをトランジ
スタＴＩ２のエミッタに接続し、トランジスタＴ１□ハ
ソノヘースを入力端子７に接続するとともにコレクタを
負の給電端子３０に接続する。トランジスタＴ１２のエ
ミッタをダイオード接続されたトランジスタＴ２゜およ
びＴ２１ を具えるカレント・ミラー回路の出力端子に
接続し、トランジスタＴ２１ のベース・エミッタ接合
をトランジスタＴ２０のベース・エミッタ接合と並列に
配設する。このカレント・ミラー回路の入力端子をスイ
ッチｌｌｂを経て電流源１０ｂに接続する。この電流源
１０ｂは、ベースが基準電圧点に接続され、エミッタが
抵抗Ｒ３を経て負の給電端子３０に接続されたトランジ
スタＴ、９を具える。
スイッチｌｌｂは、差動対として配設された２個のトラ
ンジスタＴ、？およびＴＩ８を具え、トランジスタＴ、
７のコレクタをカレント・ミラー回路Ｔ２０の入力端子
に接続し、トランジスタＴ１８のコレクタを正の給電端
子３１に接続する。トランジスタＴ、。
ンジスタＴ、？およびＴＩ８を具え、トランジスタＴ、
７のコレクタをカレント・ミラー回路Ｔ２０の入力端子
に接続し、トランジスタＴ１８のコレクタを正の給電端
子３１に接続する。トランジスタＴ、。
のベースをトランジスタＴ５のベース３３に接続し、ト
ランジスタＴ、８のベースをトランジスタＴ、のベース
３４に接続する。
ランジスタＴ、８のベースをトランジスタＴ、のベース
３４に接続する。
スイッチング装置のスイッチオン状態では、ベース３３
および３４には、トランジスタＴ５のベース３３におけ
る電圧がトランジスタＴ６のベース３４における電圧と
比べて高くなるような制御信号が供給される。この結果
として、トランジスタＴ５はターンオンし、トランジス
タＴ６はターンオフする。従って、電流源２１を差動増
幅器１に接続し、差動増幅器１２を断路する。同様にし
て、トランジスタＴ、４を導通し且つトランジスタＴＩ
５を遮断して、電流源１０ａをトランジスタＴ、３のエ
ミッタに接続する。
および３４には、トランジスタＴ５のベース３３におけ
る電圧がトランジスタＴ６のベース３４における電圧と
比べて高くなるような制御信号が供給される。この結果
として、トランジスタＴ５はターンオンし、トランジス
タＴ６はターンオフする。従って、電流源２１を差動増
幅器１に接続し、差動増幅器１２を断路する。同様にし
て、トランジスタＴ、４を導通し且つトランジスタＴＩ
５を遮断して、電流源１０ａをトランジスタＴ、３のエ
ミッタに接続する。
同様にして、電流源１０ｂを、導通トランジスタＴ、？
およびカレント・ミラー回路Ｔ２０＋ Ｔ２１を経て、
トランジスタＴ、２のエミッタに接続する。導通トラン
ジスタＴ、□およびＴＩ３ は、２個のベース−エミッ
タ電圧に等しい電圧が、トランジスタＴＩＯおよびＴ１
１のベース間に現れるようにする。この電圧のため、小
さな零入力端子が出力トランジスタＴＩＯおよびＴＩ’
ｌ に流れて、出力増幅器８がＡＢ級で作動するように
なる。
およびカレント・ミラー回路Ｔ２０＋ Ｔ２１を経て、
トランジスタＴ、２のエミッタに接続する。導通トラン
ジスタＴ、□およびＴＩ３ は、２個のベース−エミッ
タ電圧に等しい電圧が、トランジスタＴＩＯおよびＴ１
１のベース間に現れるようにする。この電圧のため、小
さな零入力端子が出力トランジスタＴＩＯおよびＴＩ’
ｌ に流れて、出力増幅器８がＡＢ級で作動するように
なる。
出力増幅器８の出力端子から差動増幅器１の反転入力端
子３への全負帰還のため、差動増幅器および出力増幅器
８の組合わせは、スイッチオン状態時の電圧フォロワと
して作動する。これがため、出力端子９の電圧が出力端
子２の電圧にほぼ等しくなり、出力トランジスタＴＩＧ
およびＴｌｌ の抵抗の非線型性により生ずる出力信号
の高調波ひずみは負帰還によりほぼ除去されるようにな
る。
子３への全負帰還のため、差動増幅器および出力増幅器
８の組合わせは、スイッチオン状態時の電圧フォロワと
して作動する。これがため、出力端子９の電圧が出力端
子２の電圧にほぼ等しくなり、出力トランジスタＴＩＧ
およびＴｌｌ の抵抗の非線型性により生ずる出力信号
の高調波ひずみは負帰還によりほぼ除去されるようにな
る。
スイッチオフ状態において、トランジスタＴ６のベース
３４での電圧をトランジスタＴ、のベースノミ圧と比べ
て高くして、トランジスタＴ６がターンオンされ且つト
ランジスタＴ５が遮断されるようにする。この結果、電
流源２１がトランジスタＴ３およびトランジスタＴ、の
共通エミッタにトランジスタＴ。
３４での電圧をトランジスタＴ、のベースノミ圧と比べ
て高くして、トランジスタＴ６がターンオンされ且つト
ランジスタＴ５が遮断されるようにする。この結果、電
流源２１がトランジスタＴ３およびトランジスタＴ、の
共通エミッタにトランジスタＴ。
を経て接続され、差動増幅器１２がスイッチオンし、差
動増幅器１がターンオンする。また、トランジスタＴ１
８およびＴＩＳのベースでの電圧も、トランジスタＴ、
７およびＴＩ４のベースでの電圧と比べて高くなるため
、トランジスタＴＩ８およびＴＩＳが導通し、トランジ
スタＴ１４およびＴ＋７が遮断するようになる。この場
合に、電流源１０ａおよび１０ｂが正の給電端子３１に
接続されて、出力増幅器８に電流が流れないようになる
。したがって、出力増幅器８の出力端子９は高インピー
ダンスとなる。この場合出力端子６が反転入力端子１４
に接続されるため、差動増幅器１２が電圧フォロワとし
て作動する。したがって、出力端子６の電圧即ち出力増
幅器８の入力端子７の電圧は０■となる。これがため、
スイッチオフ状態時に出力増幅器８の入力端子７に信号
は現れず、入力信号の極めて良好な圧縮を得ることがで
きる。
動増幅器１がターンオンする。また、トランジスタＴ１
８およびＴＩＳのベースでの電圧も、トランジスタＴ、
７およびＴＩ４のベースでの電圧と比べて高くなるため
、トランジスタＴＩ８およびＴＩＳが導通し、トランジ
スタＴ１４およびＴ＋７が遮断するようになる。この場
合に、電流源１０ａおよび１０ｂが正の給電端子３１に
接続されて、出力増幅器８に電流が流れないようになる
。したがって、出力増幅器８の出力端子９は高インピー
ダンスとなる。この場合出力端子６が反転入力端子１４
に接続されるため、差動増幅器１２が電圧フォロワとし
て作動する。したがって、出力端子６の電圧即ち出力増
幅器８の入力端子７の電圧は０■となる。これがため、
スイッチオフ状態時に出力増幅器８の入力端子７に信号
は現れず、入力信号の極めて良好な圧縮を得ることがで
きる。
この実施例において、差動増幅器１および２、スイッチ
２２並びに電流源２１のトランジスタをＰＮＰ型トラン
ジスタとすることもでき、この場合には、カレント・ミ
ラー回路２０のトランジスタをＮＰＮ型トランジスタと
する。従って、カレント・ミラー回路の入力端子をトラ
ンジスタＴ２のコレクタに接続し、カレント・ミラー回
路の出力端子をトランジスタＴＩのコレクタに接続する
。さらに他のカレント・ミラー回路を図に示したカレン
ト・ミラー回路の代わりに使用することができる。トラ
ンジスタＴ、２およびＴ１．のコレクタを、負の給電端
子および正の給電端子に接続する代わりに、該当するト
ランジスタのベースに接続して、トランジスタＴ、□お
よびＴＩ３をダイオード接続する。
２２並びに電流源２１のトランジスタをＰＮＰ型トラン
ジスタとすることもでき、この場合には、カレント・ミ
ラー回路２０のトランジスタをＮＰＮ型トランジスタと
する。従って、カレント・ミラー回路の入力端子をトラ
ンジスタＴ２のコレクタに接続し、カレント・ミラー回
路の出力端子をトランジスタＴＩのコレクタに接続する
。さらに他のカレント・ミラー回路を図に示したカレン
ト・ミラー回路の代わりに使用することができる。トラ
ンジスタＴ、２およびＴ１．のコレクタを、負の給電端
子および正の給電端子に接続する代わりに、該当するト
ランジスタのベースに接続して、トランジスタＴ、□お
よびＴＩ３をダイオード接続する。
第２実施例によるスイッチング装置を以下に第４図につ
き詳細に説明し、ここに第３図と同一部分には同一符号
を付して示す。トランジスタＴ１及びＴ３の相互接続コ
レクタ並びにトランジスタＴ２およびＴ、の相互接続コ
レクタはカレント・ミラー回路の入力端子および出力端
子に接続せずに、同一の抵抗Ｒ９およびＲ５を夫々経て
正の給電端子３Ｉに接続する。抵抗Ｒ４およびＲ５の両
端の電圧は、電流源３５によりエミッタフォロワとして
作動するトランジスタＴ２３のベース、並びに、電流源
３６によりエミッタフォロワとして作動するトランジス
タＴ２４のベースに夫々供給する。
き詳細に説明し、ここに第３図と同一部分には同一符号
を付して示す。トランジスタＴ１及びＴ３の相互接続コ
レクタ並びにトランジスタＴ２およびＴ、の相互接続コ
レクタはカレント・ミラー回路の入力端子および出力端
子に接続せずに、同一の抵抗Ｒ９およびＲ５を夫々経て
正の給電端子３Ｉに接続する。抵抗Ｒ４およびＲ５の両
端の電圧は、電流源３５によりエミッタフォロワとして
作動するトランジスタＴ２３のベース、並びに、電流源
３６によりエミッタフォロワとして作動するトランジス
タＴ２４のベースに夫々供給する。
電流源３５および３６はトランジスタ７２５およびＬｓ
を具え、これらトランジスタのベースは基準電圧点に接
続され、そのエミッタは抵抗Ｒ８およびＲ９を夫々経て
負の給電端子３０に接続する。トランジスタＴ２３ の
エミッタをトランジスタＴ２７ のベースに接続し、ト
ランジスタＴ２ｉ のエミッタを抵抗Ｒ６を経て正の給
電端子３１に接続する。同様にして、トランジスタＴ２
４ のエミッタを、エミッタ線路に配設された抵抗Ｒ７
を有するトランジスタＴ２８のベースに接続する。トラ
ンジスタＴ２７ のコレクタを、ダイオードに接続され
たトランジスタＴ２９およびＴ３０を具えるカレント・
ミラー回路を経てトランジスタＴ２ｇのコレクタに接続
し、トランジスタＴ３０のベース・エミッタ接合を、ト
ランジスタ７２９のベース・エミッタ接合と並列に配設
する。抵抗Ｒ４〜Ｒ７を有するトランジスタ７２３〜Ｔ
３ｏ はトランジスタＴ１およびＴ２のコレクタ電流を
シングルエンド形出力電流に変換する変換回路を形成す
る。トランジスタＴ１のコレクタ電流を抵抗Ｒ９を経て
電圧に変換し、この電圧は、エミッタフォロワおよび電
流源３５を経て電圧−電流変換器Ｔ２７． Ｒ６に供給
する。この結果トランジスタＴ２７の電流はトランジス
タＴ１のコレクタ電流に関して反転される。同様に、ト
ランジスタＴ２１１のコレクタ電流は、トランジスタＴ
２のコレクタ電流に関して反転される。この結果カレン
ト・ミラー回路Ｔ２１１＋ Ｔ３゜の出力電流は、第３
図に示す実施例におけるカレント・ミラー回路２０の出
力電流に関して反転し、これは、第４図に示す回路に使
用される反転駆動増幅器にも必要である。トランジスタ
Ｔ２８のコレクタを、この駆動増幅器４０の入力端子に
接続し、この駆動増幅器４０はダーリントン配置のトラ
ンジスタＴ４１ およびＴ４□を具え、このトランジス
タＴ４１ のコレクタは、正の給電端子３１に接続し、
トランジスタＴ、２のコレクタは電流源３７に接続する
。トランジスタＴ４２のコレクタは第１人力場幅器およ
び第２人力場幅器の共通出力端子６を形成する。周波数
の補償のためには、コンデンサＣＩを、駆動増幅器４０
の出力端子６および入力端子４１の間に配設する。この
出力端子６を第２差動増幅器１２の反転入力端子１４に
接続するとともに出力増幅器８の入力端子７に接続し、
この出力増幅器８の構成は、第３図に示したものと同一
とする。駆動増幅器４０によって差動増幅器からの信号
をさらに増幅する。この回路は第３図に示す回路と同様
に作動する。スイッチング装置のスイッチオン状態では
、駆動増幅器４０および出力増幅器８並びに差動増幅器
１が駆動され、出力端子９および反転入力端子３の間の
負帰還によって出力端子９の電圧は入力端子２の電圧に
ほぼ等しくなる。スイッチオフ状態では、駆動増幅器４
０と第２差動増幅器１２とが駆動される。
を具え、これらトランジスタのベースは基準電圧点に接
続され、そのエミッタは抵抗Ｒ８およびＲ９を夫々経て
負の給電端子３０に接続する。トランジスタＴ２３ の
エミッタをトランジスタＴ２７ のベースに接続し、ト
ランジスタＴ２ｉ のエミッタを抵抗Ｒ６を経て正の給
電端子３１に接続する。同様にして、トランジスタＴ２
４ のエミッタを、エミッタ線路に配設された抵抗Ｒ７
を有するトランジスタＴ２８のベースに接続する。トラ
ンジスタＴ２７ のコレクタを、ダイオードに接続され
たトランジスタＴ２９およびＴ３０を具えるカレント・
ミラー回路を経てトランジスタＴ２ｇのコレクタに接続
し、トランジスタＴ３０のベース・エミッタ接合を、ト
ランジスタ７２９のベース・エミッタ接合と並列に配設
する。抵抗Ｒ４〜Ｒ７を有するトランジスタ７２３〜Ｔ
３ｏ はトランジスタＴ１およびＴ２のコレクタ電流を
シングルエンド形出力電流に変換する変換回路を形成す
る。トランジスタＴ１のコレクタ電流を抵抗Ｒ９を経て
電圧に変換し、この電圧は、エミッタフォロワおよび電
流源３５を経て電圧−電流変換器Ｔ２７． Ｒ６に供給
する。この結果トランジスタＴ２７の電流はトランジス
タＴ１のコレクタ電流に関して反転される。同様に、ト
ランジスタＴ２１１のコレクタ電流は、トランジスタＴ
２のコレクタ電流に関して反転される。この結果カレン
ト・ミラー回路Ｔ２１１＋ Ｔ３゜の出力電流は、第３
図に示す実施例におけるカレント・ミラー回路２０の出
力電流に関して反転し、これは、第４図に示す回路に使
用される反転駆動増幅器にも必要である。トランジスタ
Ｔ２８のコレクタを、この駆動増幅器４０の入力端子に
接続し、この駆動増幅器４０はダーリントン配置のトラ
ンジスタＴ４１ およびＴ４□を具え、このトランジス
タＴ４１ のコレクタは、正の給電端子３１に接続し、
トランジスタＴ、２のコレクタは電流源３７に接続する
。トランジスタＴ４２のコレクタは第１人力場幅器およ
び第２人力場幅器の共通出力端子６を形成する。周波数
の補償のためには、コンデンサＣＩを、駆動増幅器４０
の出力端子６および入力端子４１の間に配設する。この
出力端子６を第２差動増幅器１２の反転入力端子１４に
接続するとともに出力増幅器８の入力端子７に接続し、
この出力増幅器８の構成は、第３図に示したものと同一
とする。駆動増幅器４０によって差動増幅器からの信号
をさらに増幅する。この回路は第３図に示す回路と同様
に作動する。スイッチング装置のスイッチオン状態では
、駆動増幅器４０および出力増幅器８並びに差動増幅器
１が駆動され、出力端子９および反転入力端子３の間の
負帰還によって出力端子９の電圧は入力端子２の電圧に
ほぼ等しくなる。スイッチオフ状態では、駆動増幅器４
０と第２差動増幅器１２とが駆動される。
出力端子６から反転入力端子１４への負帰還によって、
出力端子６の電圧が再び０■となり、スイッチオフ状態
では出力増幅器８の入力端子７にも信号は現れない。こ
の実施例において、第１差動増幅器１および第２差動増
幅器１２はＰＮＰ型トランジスタを具え、この場合にト
ランジスタＴ１及びＴ２のコレクタをカレント・ミラー
回路の入力端子および出力端子に夫々接続し、この出力
端子で駆動増幅器の入力端子を直接駆動する。
出力端子６の電圧が再び０■となり、スイッチオフ状態
では出力増幅器８の入力端子７にも信号は現れない。こ
の実施例において、第１差動増幅器１および第２差動増
幅器１２はＰＮＰ型トランジスタを具え、この場合にト
ランジスタＴ１及びＴ２のコレクタをカレント・ミラー
回路の入力端子および出力端子に夫々接続し、この出力
端子で駆動増幅器の入力端子を直接駆動する。
第３実施例のスイッチング装置を第５図につき説明する
。第５図においても第４図に示す素子と同一の部分には
同一符号を付す。本例では共通駆動増幅器までの回路は
第４図につき説明した所と同一である。出力増幅器８は
、第４図に示す増幅器とは異なる。即ちトランジスタＴ
１□はＰＮＰ型トランジスタの代わりにＮＰＮ型トラン
ジスタとし、トランジスタＴ＋３ はＮＰＮ型トランジ
スタの代わりにＰＮＰ型トランジスタとする。今、トラ
ンジスタＴ、□およびＴＩ３を出力トランジスタＴＩＧ
およびＴｌ＋ のベース間に配設するとともにダイオー
ド接続とし、これらトランジスタのエミッタを相互接続
するとともに第２差動増幅器１２の入力端子１４に接続
し、さらにトランジスタＴ１５およびＴＳＩ のコレク
タにも接続する。トランジスタＴ、３のコレクタは出力
増幅器８の入力端子７を形成し、これを、トランジスタ
Ｔ、Ｓ と相俟ってスイッチｌｌａを形成するトランジ
スタＴＩ４ のコレクタに接続する。この例において、
トランジスタＴＩ４およびＴ１．の共通エミッタ端子を
電流源に接続する代わりに駆動増幅器４０の出力端子６
に接続し、駆動増幅器４０は、第４図の駆動増幅器４０
とコンデンサＣ２以外は同一とし、今これを、駆動増幅
器の入力端子４１およびトランジスタＴＩ２およびＴＩ
３のエミッタの接合部間に配設する。第４図と同様に、
トランジスタＴ１゜のコレクタをトランジスタ７２０お
よびＴ２＋ を具えるカレント・ミラー回路を経てトラ
ンジスタＴ１□のコレクタに接続し、トランジスタＴ、
７ はトランジスタＴ１８ と相俟って差動対を形成し
、その共通エミック端子を、トランジスタＴ１９および
ａ 抗Ｒ３を具える電流＃１０ｂに接続する。トランジ
スタＴ１８のコレクタを正の給電端子３１に接続する代
わりに、トランジスタＴ５ｏおよびＴＳＩ を具えるカ
レント・ミラー回路を経てトランジスタＴ１５のコレク
タに接続する。スイッチオン状態ではトランジスタＴＩ
４ふよびＬｔのベースの電圧はトランジスタＴ１５およ
びＴ１８のベースの電圧に比べて高く、従ってトランジ
スタＴＩ４およびＴ、７が導通するとともにトランジス
タＴ、ＳおよびＴＩ８が遮断状態となる。電流源１０ｂ
からの電流は、トランジスタＴＩ？およびカレント・ミ
ラー回路Ｔ２０＋ Ｔ２１を経て、ダイオードＴ Ｉ
２ ｒ Ｔ Ｉ ３に流れる。これらダイオード” ＋
２ ＋ Ｔ Ｉ ３に流れる電流は、１ｍＡ程度の大
きさである。駆動増幅器４０の入力端子４１をできるか
ぎり負の給電端子のレベルに近づけると、トランジスタ
Ｔ４２ は、はぼ遮断され、トランジスタ Ｔ２＋ の
コレクタ電流はほとんど全部がトランジスタＴ１ｏのベ
ースにながれるようになる。このトランジスタはＮＰＮ
型トランジスタであり、その電流利得β〜１００ とし
、その場合の最大出力電流が １００ｍＡ程度の大きさ
になるようにする。駆動増幅器の入力端子４１をできる
だけ正の給電端子３１のレベルに近づけると、トランジ
スタＴ４２ は完全に導通ずる。トランジスタＴ、２の
最大コレクタ電流は ＮＰＮ型トランジスタＴ、１およ
びＴ４□の電流利得と入力増幅器１および１２の最大出
力電流との積に等しい。電流利得はβ々１００であり、
最大出力電流は電流源２１の出力電流により示され、そ
の値は１０μＡ程度である。
。第５図においても第４図に示す素子と同一の部分には
同一符号を付す。本例では共通駆動増幅器までの回路は
第４図につき説明した所と同一である。出力増幅器８は
、第４図に示す増幅器とは異なる。即ちトランジスタＴ
１□はＰＮＰ型トランジスタの代わりにＮＰＮ型トラン
ジスタとし、トランジスタＴ＋３ はＮＰＮ型トランジ
スタの代わりにＰＮＰ型トランジスタとする。今、トラ
ンジスタＴ、□およびＴＩ３を出力トランジスタＴＩＧ
およびＴｌ＋ のベース間に配設するとともにダイオー
ド接続とし、これらトランジスタのエミッタを相互接続
するとともに第２差動増幅器１２の入力端子１４に接続
し、さらにトランジスタＴ１５およびＴＳＩ のコレク
タにも接続する。トランジスタＴ、３のコレクタは出力
増幅器８の入力端子７を形成し、これを、トランジスタ
Ｔ、Ｓ と相俟ってスイッチｌｌａを形成するトランジ
スタＴＩ４ のコレクタに接続する。この例において、
トランジスタＴＩ４およびＴ１．の共通エミッタ端子を
電流源に接続する代わりに駆動増幅器４０の出力端子６
に接続し、駆動増幅器４０は、第４図の駆動増幅器４０
とコンデンサＣ２以外は同一とし、今これを、駆動増幅
器の入力端子４１およびトランジスタＴＩ２およびＴＩ
３のエミッタの接合部間に配設する。第４図と同様に、
トランジスタＴ１゜のコレクタをトランジスタ７２０お
よびＴ２＋ を具えるカレント・ミラー回路を経てトラ
ンジスタＴ１□のコレクタに接続し、トランジスタＴ、
７ はトランジスタＴ１８ と相俟って差動対を形成し
、その共通エミック端子を、トランジスタＴ１９および
ａ 抗Ｒ３を具える電流＃１０ｂに接続する。トランジ
スタＴ１８のコレクタを正の給電端子３１に接続する代
わりに、トランジスタＴ５ｏおよびＴＳＩ を具えるカ
レント・ミラー回路を経てトランジスタＴ１５のコレク
タに接続する。スイッチオン状態ではトランジスタＴＩ
４ふよびＬｔのベースの電圧はトランジスタＴ１５およ
びＴ１８のベースの電圧に比べて高く、従ってトランジ
スタＴＩ４およびＴ、７が導通するとともにトランジス
タＴ、ＳおよびＴＩ８が遮断状態となる。電流源１０ｂ
からの電流は、トランジスタＴＩ？およびカレント・ミ
ラー回路Ｔ２０＋ Ｔ２１を経て、ダイオードＴ Ｉ
２ ｒ Ｔ Ｉ ３に流れる。これらダイオード” ＋
２ ＋ Ｔ Ｉ ３に流れる電流は、１ｍＡ程度の大
きさである。駆動増幅器４０の入力端子４１をできるか
ぎり負の給電端子のレベルに近づけると、トランジスタ
Ｔ４２ は、はぼ遮断され、トランジスタ Ｔ２＋ の
コレクタ電流はほとんど全部がトランジスタＴ１ｏのベ
ースにながれるようになる。このトランジスタはＮＰＮ
型トランジスタであり、その電流利得β〜１００ とし
、その場合の最大出力電流が １００ｍＡ程度の大きさ
になるようにする。駆動増幅器の入力端子４１をできる
だけ正の給電端子３１のレベルに近づけると、トランジ
スタＴ４２ は完全に導通ずる。トランジスタＴ、２の
最大コレクタ電流は ＮＰＮ型トランジスタＴ、１およ
びＴ４□の電流利得と入力増幅器１および１２の最大出
力電流との積に等しい。電流利得はβ々１００であり、
最大出力電流は電流源２１の出力電流により示され、そ
の値は１０μＡ程度である。
したがって、トランジスタＴ４２の最大コレクタ電流は
１００ｍＡ程度の大きさとなる。この電流のうちの１ｍ
ＡがトランジスタＴ２１ により供給される。残りの電
流（９９ｍＡ）をトランジスタＴ、１のベースを経て得
る。大電流に対してＰＮＰ型トランジスタＴ１□の電流
利得はβ々０，５ として、最大出力電流（〜β＋１）
が１００ｍＡ程度の大きさとなるようにする。
１００ｍＡ程度の大きさとなる。この電流のうちの１ｍ
ＡがトランジスタＴ２１ により供給される。残りの電
流（９９ｍＡ）をトランジスタＴ、１のベースを経て得
る。大電流に対してＰＮＰ型トランジスタＴ１□の電流
利得はβ々０，５ として、最大出力電流（〜β＋１）
が１００ｍＡ程度の大きさとなるようにする。
ＮＰＮ型トランジスタＴＩＯおよびＰＮＰ型トランジス
タＴ１１ はこの回路において互いに相補の関係にあり
、このことは出力トランジスタにより導入されたひずみ
に良好な影響を与える。スイッチオフ状態ではトランジ
スタＴ＋８および ＴＩＳのベースの電圧は、トランジ
スタＴＩ７およびＴ、４のベースの電圧と比べて高く、
従ってトランジスタＴ’ｓおよびＴ、Ｓが導通し、トラ
ンジスタＴ、？およびＴＩ４ が遮断する。電流源１０
ｂからの電流は、カレント・ミラー回路Ｔ、。、 ＴＳ
ＩおよびトランジスタＴ、Ｓを経て、駆動増幅器４０の
出力端子６に流れ、この駆動増幅器はこの全電流を吸収
する。トランジスタＴ２１およびＴ、４は導通しないた
め、出力増幅器８はターンオフされ、その入力端子７に
信号は供給されない。
タＴ１１ はこの回路において互いに相補の関係にあり
、このことは出力トランジスタにより導入されたひずみ
に良好な影響を与える。スイッチオフ状態ではトランジ
スタＴ＋８および ＴＩＳのベースの電圧は、トランジ
スタＴＩ７およびＴ、４のベースの電圧と比べて高く、
従ってトランジスタＴ’ｓおよびＴ、Ｓが導通し、トラ
ンジスタＴ、？およびＴＩ４ が遮断する。電流源１０
ｂからの電流は、カレント・ミラー回路Ｔ、。、 ＴＳ
ＩおよびトランジスタＴ、Ｓを経て、駆動増幅器４０の
出力端子６に流れ、この駆動増幅器はこの全電流を吸収
する。トランジスタＴ２１およびＴ、４は導通しないた
め、出力増幅器８はターンオフされ、その入力端子７に
信号は供給されない。
本発明は、以上の実施例に限定されることなく、本発明
の要旨を変更しない範囲内で多数の変形を行うことがで
きる。例えば、他の型のスイッチを図示のスイッチング
２２． ｌｌａおよびｌｌｂに対して使用することが
できる。さらに、差動増幅器１および１２は異なるタイ
プとすることができる。同様のことが駆動増幅器４０に
対してもあてはまる。図示の実施例においては、スイッ
チング装置を対称電源に接続する。人力信号が供給され
る第１差動増幅器の第１入力端子、および人力信号に対
し接地される第２差動増幅器の第１入力端子を確実に零
ボルトの直流電圧にするためには、これら入力端子を例
えば、２個の同一の抵抗を具えて正の給電端子および負
の給電端子間に配設される分圧器の口出しタップに接続
することができる。しかし、スイッチング装置を非対称
電源により作動させることもできる。この場合には２個
の差動増幅器の第１入力端子およびスイッチング装置の
出力端子を、既知のように抵抗を経て、正の給電端子お
よび負の給電端子の間に配設された直列接続の抵抗およ
びコンデンサの口出しタップに接続する。したがって電
源をスイッチオンする場合に、出力端子を回路の残部に
結合する際の遅延が、このコンデンサを充電するに必要
とされる時間に相当し得るようにする必要がある。
の要旨を変更しない範囲内で多数の変形を行うことがで
きる。例えば、他の型のスイッチを図示のスイッチング
２２． ｌｌａおよびｌｌｂに対して使用することが
できる。さらに、差動増幅器１および１２は異なるタイ
プとすることができる。同様のことが駆動増幅器４０に
対してもあてはまる。図示の実施例においては、スイッ
チング装置を対称電源に接続する。人力信号が供給され
る第１差動増幅器の第１入力端子、および人力信号に対
し接地される第２差動増幅器の第１入力端子を確実に零
ボルトの直流電圧にするためには、これら入力端子を例
えば、２個の同一の抵抗を具えて正の給電端子および負
の給電端子間に配設される分圧器の口出しタップに接続
することができる。しかし、スイッチング装置を非対称
電源により作動させることもできる。この場合には２個
の差動増幅器の第１入力端子およびスイッチング装置の
出力端子を、既知のように抵抗を経て、正の給電端子お
よび負の給電端子の間に配設された直列接続の抵抗およ
びコンデンサの口出しタップに接続する。したがって電
源をスイッチオンする場合に、出力端子を回路の残部に
結合する際の遅延が、このコンデンサを充電するに必要
とされる時間に相当し得るようにする必要がある。
第１図は、本発明のスイッチング装置を示す基本ブロッ
ク回路図、 第２図は、第１図の回路を簡単化して示すブロック回路
図、 第３図は、本発明のスイッチング装置の第１実施例を示
す回路図、 第４図は、同じく第２実施例を示す回路図、第５図は、
同じく第３実施例を示す回路図である。 １，１２・・・人力増幅器（差動増幅器）２．１３・・
・非反転入力端子 ３．１４・・・反転入力端子
ク回路図、 第２図は、第１図の回路を簡単化して示すブロック回路
図、 第３図は、本発明のスイッチング装置の第１実施例を示
す回路図、 第４図は、同じく第２実施例を示す回路図、第５図は、
同じく第３実施例を示す回路図である。 １，１２・・・人力増幅器（差動増幅器）２．１３・・
・非反転入力端子 ３．１４・・・反転入力端子
Claims (1)
- 【特許請求の範囲】 １、第１電流源を断続することにより、附勢されるとと
もに圧縮すべき信号用の第１入力端子、第２入力端子、
第１出力端子および第２出力端子を有する第１差動増幅
器と、前記作動増幅器の第１出力端子および第２出力端
子に結合され、差動増幅器の作動出力電流を出力端子に
供給されるシングルエンド出力電流に変換する第１変換
回路と、該第１変換回路の出力端子に結合された入力端
子及びエミッタがスイッチング装置の出力端子に結合さ
れた２個の相補形エミッタフォロワ出力トランジスタ並
びに、この出力トランジスタのベース間に直列配置され
且つ断続可能な第２電流源により導通状態とされる２個
の半導体接合を有するバイアス回路を含む出力増幅器と
を具えて信号を圧縮するスイッチング装置において、断
続自在の第３電流源により附勢されると共に信号に対し
て接地される第１入力端子、第２入力端子、第１出力端
子および第２出力端子を有する第２差動増幅器と、 第２差動増幅器の第１出力端子および第２ 出力端子に結合され、第２差動増幅器の作動出力電流を
、第２差動増幅器の第２入力端子に接続された出力端子
および出力増幅器の入力端子に供給されるシングルエン
ド出力電流に変換する第２変換回路とを具え、 出力増幅器の出力端子を第１差動増幅器の 第２入力端子に接続し、 スイッチング装置の出力端子への信号を抑 圧するために、第１電流源および第２電流源をスイッチ
オフし、第３電流源をスイッチオンするようにしたこと
を特徴とするスイッチング装置。 ２、前記第１電流源および第３電流源を、第１差動増幅
器および第２差動増幅器に共通にするとともに第１差動
増幅器から第２差動増幅器におよびその逆にスイッチン
グする電流源に置換し、且つ第１変換回路および第２変
換回路を、第１差動増幅器および第２差動増幅器に共通
の変換回路に置換するようにしたことを特徴とする特許
請求の範囲第１項記載のスイッチング装置。 ３、前記変換回路は、第１差動増幅器および第２差動増
幅器の第１出力端子に結合された入力端子と、第１差動
増幅器および第２差動増幅器の第２出力端子に結合され
た出力端子とを有するカレント・ミラー回路を具えるよ
うにしたことを特徴とする特許請求の範囲第２項記載の
スイッチング装置。 ４、第１差動増幅器および第２差動増幅器の第１出力端
子とカレント・ミラー回路の入力端子との間に、且つ第
１差動増幅器および第２差動増幅器の第２出力端子とカ
レント・ミラー回路の出力端子との間に一個の電流反転
器を配設するようにしたことを特徴とする特許請求の範
囲第３項記載のスイッチング装置。 ５、前記変換回路の出力端子を、出力端子が出力増幅器
の入力端子に結合された駆動増幅器の入力端子に接続す
るようにしたことを特徴とする特許請求の範囲第２項乃
至第４項の何れか１項に記載のスイッチング装置。 ６、前記断続自在の第２電流源は、２個の半導体接合の
直列配置の一方の端部に夫々接続された２個の電流源を
具え、駆動増幅器の出力端子に第４電流源を設けるよう
にしたことを特徴とする特許請求の範囲第５項記載のス
イッチング装置。 ７、前記駆動増幅器の出力端子を、第１スイッチを経て
出力増幅器の入力端子に接続すると共に第２スイッチを
経て第４電流源に接続し、第１スイッチを解放し、第２
スイッチを閉成して信号を抑圧するようにしたことを特
徴とする特許請求の範囲第５項記載のスイッチング装置
。 ８、前記第２電流源および第４電流源を組合せて共通電
流源を形成し、この共通電流源を、出力増幅器から駆動
増幅器の出力端子に切換えて信号を抑圧するようにした
ことを特徴とする特許請求の範囲第７項記載のスイッチ
ング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403819 | 1984-12-17 | ||
| NL8403819A NL8403819A (nl) | 1984-12-17 | 1984-12-17 | Schakelinrichting voor het onderdrukken van een signaal. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144920A true JPS61144920A (ja) | 1986-07-02 |
| JP2578096B2 JP2578096B2 (ja) | 1997-02-05 |
Family
ID=19844919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60282129A Expired - Lifetime JP2578096B2 (ja) | 1984-12-17 | 1985-12-17 | スイツチング装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4670720A (ja) |
| EP (1) | EP0185411B1 (ja) |
| JP (1) | JP2578096B2 (ja) |
| KR (1) | KR940000940B1 (ja) |
| DE (1) | DE3576621D1 (ja) |
| NL (1) | NL8403819A (ja) |
| SG (1) | SG120792G (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208486A (ja) * | 2006-01-31 | 2007-08-16 | Mitsumi Electric Co Ltd | 出力回路 |
| JP2015184027A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社デンソー | 弾性表面波センサの信号処理装置および信号処理方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547781B2 (ja) * | 1987-07-13 | 1996-10-23 | 株式会社東芝 | Ｂｔｌ電力増幅回路 |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| US4972157A (en) * | 1989-07-21 | 1990-11-20 | Advanced Micro Devices, Inc. | Operational amplifier having selectable inputs |
| JP3038952B2 (ja) * | 1991-03-15 | 2000-05-08 | 日本電気株式会社 | 増幅回路 |
| US5332928A (en) * | 1992-12-10 | 1994-07-26 | Threepenny Electronics Corporation | Battery drain reducer |
| EP0678975B1 (en) * | 1994-04-15 | 1997-10-08 | STMicroelectronics S.r.l. | Low frequency amplifier |
| DE19756135C1 (de) * | 1997-12-17 | 1999-08-05 | Schwerionenforsch Gmbh | Extrapolierender Diskriminator |
| EP0938186B1 (en) * | 1998-02-19 | 2003-11-12 | STMicroelectronics S.r.l. | Switching of a capacitor on a mutually exclusive selected one of a plurality of integrated amplifiers |
| US6316993B1 (en) * | 1999-02-22 | 2001-11-13 | Texas Instruments Incorporated | Analog circuitry for start-up glitch suppression |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574115U (ja) * | 1978-11-15 | 1980-05-22 | ||
| JPS57143711U (ja) * | 1981-03-02 | 1982-09-09 | ||
| JPS592433A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | サンプル回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55159630A (en) * | 1979-05-30 | 1980-12-11 | Mitsubishi Electric Corp | Analog switch |
| EP0025950B1 (en) * | 1979-09-19 | 1983-06-08 | Kabushiki Kaisha Toshiba | Amplifier device |
| JPS6221070Y2 (ja) * | 1980-07-14 | 1987-05-28 | ||
| JPS6035845B2 (ja) * | 1980-09-03 | 1985-08-16 | 松下電器産業株式会社 | ミュ−ティング増幅器 |
-
1984
- 1984-12-17 NL NL8403819A patent/NL8403819A/nl not_active Application Discontinuation
-
1985
- 1985-11-20 US US06/799,877 patent/US4670720A/en not_active Expired - Fee Related
- 1985-11-21 DE DE8585201915T patent/DE3576621D1/de not_active Expired - Lifetime
- 1985-11-21 EP EP85201915A patent/EP0185411B1/en not_active Expired - Lifetime
- 1985-12-13 KR KR1019850009384A patent/KR940000940B1/ko not_active Expired - Fee Related
- 1985-12-17 JP JP60282129A patent/JP2578096B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-24 SG SG1207/92A patent/SG120792G/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574115U (ja) * | 1978-11-15 | 1980-05-22 | ||
| JPS57143711U (ja) * | 1981-03-02 | 1982-09-09 | ||
| JPS592433A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | サンプル回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208486A (ja) * | 2006-01-31 | 2007-08-16 | Mitsumi Electric Co Ltd | 出力回路 |
| JP2015184027A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社デンソー | 弾性表面波センサの信号処理装置および信号処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8403819A (nl) | 1986-07-16 |
| EP0185411B1 (en) | 1990-03-14 |
| KR860005492A (ko) | 1986-07-23 |
| JP2578096B2 (ja) | 1997-02-05 |
| SG120792G (en) | 1993-01-29 |
| EP0185411A1 (en) | 1986-06-25 |
| US4670720A (en) | 1987-06-02 |
| KR940000940B1 (ko) | 1994-02-04 |
| DE3576621D1 (de) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0557032B1 (en) | Pulse-width modulator for class D amplifier | |
| EP0664605B1 (en) | Amplifier device | |
| US4249136A (en) | PWM Signal power amplifier | |
| JPS61144920A (ja) | スイツチング装置 | |
| US4758796A (en) | Bridge amplifier operating from an asymmetrical power supply | |
| US4827221A (en) | Integrated audio amplifier commutable in a bridge or stereo configuration in a seven pin package | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| JPS6014510A (ja) | トランジスタ保護回路 | |
| JP2005506791A (ja) | 電力増幅器モジュール | |
| EP0156410A1 (en) | Amplifier arrangement | |
| JPH0580164B2 (ja) | ||
| JPS61214605A (ja) | 増幅回路 | |
| JPS59207712A (ja) | 増幅器 | |
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JPS645367Y2 (ja) | ||
| US3883814A (en) | High fidelity solid state mobile amplifier | |
| KR100247177B1 (ko) | 음성신호의 출력왜곡을 방지하는 스피커 구동회로 | |
| JPH05502565A (ja) | 電力増幅器 | |
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JP2812744B2 (ja) | 三角波発生器 | |
| JPS61145909A (ja) | 低周波増幅器 | |
| JPS6024714A (ja) | 音声ミキシング回路 | |
| JPS6055712A (ja) | 電力増幅器 |