JPS61151995A - 薄膜エレクトロルミネセンス素子 - Google Patents

薄膜エレクトロルミネセンス素子

Info

Publication number
JPS61151995A
JPS61151995A JP59273069A JP27306984A JPS61151995A JP S61151995 A JPS61151995 A JP S61151995A JP 59273069 A JP59273069 A JP 59273069A JP 27306984 A JP27306984 A JP 27306984A JP S61151995 A JPS61151995 A JP S61151995A
Authority
JP
Japan
Prior art keywords
transparent electrode
thin film
film
insulating
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59273069A
Other languages
English (en)
Inventor
英夫 田辺
熊田 政治
浩 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP59273069A priority Critical patent/JPS61151995A/ja
Publication of JPS61151995A publication Critical patent/JPS61151995A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は交流電界の印加によシエレクトロルミネセンス
(EL)を呈する薄膜エレクトロルミネセンス素子(以
下薄膜EL素子と称する)K関するものである。
〔発明の背景〕
近年、大容量ディスプレイとして、ブラウン管(以下C
RTと称する)が広く用いられているが、CRTは真空
管であるため、大重量で破損の危険性もあシ、また奥行
き寸法が大きい、偏向走査歪が避けに<<、さらには数
KV以上の高電圧を必要とするなどの問題があった。
一方、平面形のディスプレイとしては、プラズマディス
プレイパネル(以下FDPと称する)の開発が進められ
ているが、FDPはCRTに比較して薄形であシ、動作
電圧も低く、マトリックス形であるため走査歪がないと
いう利点があるが、ガス放電管であシ、また真空管の一
種であるために重量が大きく、破損の危険性は避けられ
ない。
また、液晶ディスプレイディバイス(以下LCDと称す
る)は、固体素子に近く、動作電圧も数Vないし十数V
と低いが、応答速度が小さい、動作可能温度範囲が狭く
、さらには受光形デバイスのため表示面が暗いといった
問題を抱えている。
これに対してELを呈する薄膜EL素子を用いた薄膜E
Lパネルは、CRTと比較して駆動電圧が低く、またF
DPに比較して重量、大きさ等において優れ、LCDに
比較して動作可能温度範囲が広い等、多くの利点を有し
ておυ、文字、グラフィック表示に対して最適である。
この薄膜EL素子は、例えば硫化亜鉛(ZnS)を母体
とし、これに付活剤としてマンガン(Mn)や希土類化
合物等を添加した発光層の両側あるいは片側に酸化イツ
トリウム(Yz Os )や窒化シリコン(SiNx)
等の絶縁層を設け、対向電極でサンドイッチ状に挾持し
た構成が輝度、寿命等の点で優れている。
第1図は発光層を絶縁層で挾持させた二重絶縁層構造の
薄膜EL素子の一例を示す要部断面図である。同図にお
いて、1はガラス基板、2は酸化インジウム(I nz
os )あるいはインジウムと錫との酸化物(ITO)
等からなる透明電極、3はYzOm 、 S i Nx
等からなる第1の絶縁層、4はMnあるhは希土類化合
物等を添加したZnS発光層、5は第2の絶縁層、6は
アルミニウム(At)等からなる背面電極、Tは交流電
源である。
このような構成による薄膜EL素子は、透明電極2と背
面電極6との間に交流電源Tによυ交流電界を印加する
と、約10’V/cy+s程度の高電界によシ高輝度に
発光する。このように高輝度を得るためには、極めて高
い電界を必要とするため、第1.第2の絶縁層3,5は
極めて高い絶縁耐圧をもつことが不可欠である。
なお、絶縁層全体の絶縁性を向上させる方法としては、
絶縁漕成膜後、真空中、400〜600℃で熱処理する
方法が特公昭59−10033号公報において詳記され
ている。
しかしながら、このように構成される薄膜EL素子は、
同図から明らかなようにガラス基板1上に形成する透明
電極2.第1の絶縁層3.ZnS発光層4.第2の絶縁
層5および背面電極6を真空蒸着あるいはスパッタリン
グ法等で成膜し、透明電極2および背面電極6について
は所望のパターンをエツチング法あるいはマスク成膜法
により得た場合、パターンエツジ部に段差を生じる。特
に透明電極2のパターンエツジ部ではこの上に積層した
第1の絶縁層31発光層4および第2の絶縁層5にも段
差が生じ、局部的に膜厚が小さくなる。また、この第2
の絶縁層5上に背面電極6を形成し、透明電極2と背面
電極6との間に高電界を印加すると、透明電極2のパタ
ーンエツジ部に電界集中が生じ、絶縁破壊の起点となる
可能性があり、また高輝度を得るために著しく悪影響を
与え、信頼性を著しく低下させていることが判明した0 〔発明の目的〕 したがって本発明は、前述した従来の問題に鑑みてなさ
れたものであり、その目的とするところは、高電界印加
時に絶縁性基板上に形成した電極パターンのエツジ部に
生じる電界集中を抑止し、品質および信頼性を向上させ
た薄膜EL素子を提供することにある0 〔発明の概璧〕 このような目的を達成するために本発明による薄膜EL
素子は.絶縁性基板土の透明電極パターン非形成部分に
絶縁膜を設け、この電極パターンおよび絶縁膜上に積層
する絶縁層および発光層を平坦化させたものである。
〔発明の実施例〕
次に図面を用いて本発明の実施例を詳細に説明する。
第2図(&)、(b)Fi本発明による薄膜EL素子の
一例を示す要部平面図、そのA−A’断面図である。
同図において、絶縁性基板として例えばホウケイ酸ガラ
ス基板8を用い、このガラス基板8上にインジウムと錫
との酸化物をスパッタリング法にょシ約2000A程度
の厚さに被着し、焼成して耐熱性を有する透明導電膜を
形成する。次にこの透明導電膜を所望のストライプ状パ
ターンにフォトエツチングして透明電極パターン9を形
成する。
この場合、フォトレジストの膜厚は0.5〜5.0 p
mの範囲が良く、望ましくは1〜27Jmの厚さに形成
し、これを所定の7オトマスクを用いて露光して現像し
、エツチングを行なって透明電極パターン9を形成する
。次にフォトレジストをそのまま残した状態で電圧印加
用端子部以外の全面に810!をスパッタリングして厚
さ約2000A程度の5iCh膜を形成する。次に7オ
トレジストの溶剤中にこれを浸漬し、リフトオフによシ
透明電極パターン9上のフォトレジストと81(h 膜
とを除去することによシ、透明電極パターン9以外のガ
ラス基板8上にのみ絶縁膜10を残し、透明電極パター
ン9のエツジに段差のない基板が形成される。次にこの
表面が平坦な透明電極パターン9が形成されたガラス基
板8上に基板温度約300℃でY!03をEB無蒸着て
膜厚約3000A程度の第1の絶縁層11を形成する。
次にこの絶縁層11上に付活剤としてMnを約0.5v
t%加えたZnSの焼結体を材料として基板温度約25
0℃でEB無蒸着よシ発光層12を約500OAの厚さ
に形成する。その後、真空中において約550℃で2時
間アニール処理を行ない、発光層12中のMnの分布の
均一化と各薄膜の欠陥の低減をはかる0次にこの発光層
12上に基板温度300℃でYzOsを約3000A程
度の厚さにEB無蒸着て第2の絶縁層13を形成する0
最後に透明電極パターン9と直交する方向にアルミニウ
ムを約2000A程度の厚さにマスク蒸着してストライ
ブ状の背面電極14を形成して素子を完成する。
このような構成によれば、ガラス基板8上に形成した透
明電極パターン9以外のガラス基板8上にこの透明電極
パターン9と同じ膜厚の絶縁膜10を形成し次ことによ
シ、透明電極パターン9のパターンエツジによる電界の
集中の発生が抑止され、絶縁破壊の起点となることを防
止できるので、素子の絶縁耐圧が飛躍的に向上し、発光
の寿命を向上させることができる。
なお、前述した実施例においては、透明電極パターン9
のエツジの影響を抑止するための絶縁膜10の膜厚は、
透明電極パターン9の膜厚と同一とした場合について説
明したが、これが最も効果的であるが、全く同じにする
ことが困難な場合は、透明電極パターン9に対する絶縁
膜10の膜厚の比を0.5〜2.0の範囲に抑えれば前
述と同様の効果が得られる。この場合、この比が0.5
以下とすると、透明電極パターンのエツジの影響を抑止
することかできなくなる。またこの比を2.0以上とす
ると、第1の絶縁層11が透明電極パターン9上に均一
な膜厚で形成されにくくなるため好ましくない。したが
ってその膜厚比は0.5〜2.0の範囲が好ましい。
また、前述した実施例においては、ガラス基板8上に、
先に透明電極パターン9を形成し、その後絶縁膜10を
形成してリフトオフにより平坦な電極構造を得る場合に
ついて説明したが、逆に先にガラス基板a上に透明電極
パターン9以外の部分に絶縁[10を形成し、フォトレ
ジストを残した状態でその後透明導電膜を成膜し、リフ
トオフによシ絶縁膜10上の透明導電膜を除去しても全
く同様の効果が得られる。
さらに、前述した実施例において、絶縁膜10はスパッ
タリングで形成した5102膜を用いた場合について説
明したが、成膜法は真空蒸着、イオングレーティング、
プラズマCVD法等でも良く、材料もSiNx、Atz
Os  、Taxes  、Tl0z、Cr20B等で
も全く同様の効果が得られる。
また、前述した実施例において、ガラス基板8はホウケ
イ酸ガラスを用いたが、本発明はこれに限定されるもの
ではなく、不透明基板を用いた場合でもこの不透明基板
上の背面電極パターンのエツジを同様の方法で平坦化す
ることによシ、同様の効果が得られることは明白である
〔発明の効果〕
以上説明したように本発明によれば.絶縁性基板土に形
成した電極パターンのエツジによる段差がなくなるので
、この電極パターン上に積層形成する絶縁層2発光層お
よび背面電極の平坦化が容易に実現可能とな夛、電極パ
ターンエツジ部の電界集中が著しく抑制でき、信頼性の
高い高品質。
高性能、長寿命の薄膜EL索子が得られるという極めて
優れた効果を有する。
【図面の簡単な説明】
第1図は二重絶縁層構造の薄膜EL素子の要部断面図、
第2図(a) l (b)は本発明による薄膜EL素子
の一例を説明するための要部平面図、そのA −A′断
面図である。 8・・・・ガラス基板、9e・・・透明電極パターン、
10・・・・絶縁膜、11・・・・第1の絶縁層、12
・・・・発光層、13・・・・第2の絶縁層、14・・
・・背面電極。 第1図

Claims (2)

    【特許請求の範囲】
  1. 1.絶縁性基板土に少なくとも透明電極,絶縁層,発光
    層および背面電極を形成してなる薄膜エレクトロルミネ
    センス素子において、前記絶縁性基板上の透明電極パタ
    ーン非形成部分に絶縁膜を設けたことを特徴とする薄膜
    エレクトロルミネセンス素子。
  2. 2.前記絶縁膜の膜厚比を、透明電極の膜厚の0.5〜
    2.0の範囲としたことを特徴とする特許請求の範囲第
    1項記載。薄膜エレクトロルミネセンス素子。
JP59273069A 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子 Pending JPS61151995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59273069A JPS61151995A (ja) 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273069A JPS61151995A (ja) 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子

Publications (1)

Publication Number Publication Date
JPS61151995A true JPS61151995A (ja) 1986-07-10

Family

ID=17522710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273069A Pending JPS61151995A (ja) 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子

Country Status (1)

Country Link
JP (1) JPS61151995A (ja)

Similar Documents

Publication Publication Date Title
CN1366790A (zh) 有机el显示装置
US6403204B1 (en) Oxide phosphor electroluminescent laminate
JP2000104061A (ja) 発光材料
JP2793102B2 (ja) El素子
JPS6364294A (ja) 薄膜エレクトロルミネセンス素子
JPS61151996A (ja) 薄膜エレクトロルミネセンス素子およびその製造方法
JPS6364291A (ja) 薄膜エレクトロルミネセンス素子
JPS6364293A (ja) 薄膜エレクトロルミネセンス素子
JPS6391995A (ja) 薄膜el素子
JPS61151994A (ja) 薄膜エレクトロルミネセンス素子の製造方法
JPS5829880A (ja) 電場発光素子
JP2621057B2 (ja) 薄膜el素子
JP2502560B2 (ja) 誘電体膜の形成方法
JPH027072B2 (ja)
JPS6124192A (ja) 薄膜エレクトロルミネツセンス素子
JPS6147096A (ja) 薄膜el素子の製造方法
KR960005332B1 (ko) 전계발광 표시소자의 제조방법
JPH0460317B2 (ja)
JPH0124358B2 (ja)
JPH02306585A (ja) 薄膜el素子の製造法
JPH02306594A (ja) 薄膜el素子
JPH01112691A (ja) 薄膜el素子の製造方法
JPS6089098A (ja) 薄膜el素子の電極構造
JPS6314833B2 (ja)
JPS62237694A (ja) 薄膜el素子およびその製造方法