JPS6115577B2 - - Google Patents

Info

Publication number
JPS6115577B2
JPS6115577B2 JP54173247A JP17324779A JPS6115577B2 JP S6115577 B2 JPS6115577 B2 JP S6115577B2 JP 54173247 A JP54173247 A JP 54173247A JP 17324779 A JP17324779 A JP 17324779A JP S6115577 B2 JPS6115577 B2 JP S6115577B2
Authority
JP
Japan
Prior art keywords
layer
mixed crystal
constant
epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54173247A
Other languages
English (en)
Other versions
JPS5696834A (en
Inventor
Shinichi Hasegawa
Hisanori Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Monsanto Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Monsanto Chemical Co filed Critical Mitsubishi Monsanto Chemical Co
Priority to JP17324779A priority Critical patent/JPS5696834A/ja
Priority to DE19803049127 priority patent/DE3049127A1/de
Priority to US06/219,722 priority patent/US4378259A/en
Priority to GB8041346A priority patent/GB2069234B/en
Publication of JPS5696834A publication Critical patent/JPS5696834A/ja
Publication of JPS6115577B2 publication Critical patent/JPS6115577B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 本発明は、発光ダイオードの製造に適した周期
表第族及び第族元素からなる化合物半導体
（以下「−族半導体」という）混晶エピタキ
シヤルウエハ及びその製造方法に関する。赤色及
び緑色の発光ダイオードは、一般に−族半導
体、例えばGaAs、GaP等のエピタキシヤルウエ
ハを用いて製造される。また、赤色と緑色との中
間色、すなわち橙色、黄色等の発光ダイオードの
製造には、GaAs1-xPx、（ｘ：混晶率、１＞ｘ＞
０）等の混晶エピタキシヤルウエハが用いられ
る。これは、混晶率ｘを制御することにより、禁
止エネルギー間隔、したがつて発光波長を変化さ
せ得るという特徴があるためである。
上記の混晶エピタキシヤル膜を成長させる場
合、単結晶基板と混晶エピタキシヤル膜との間の
結晶格子不整歪を除去するために、単結晶基板と
希望する発光波長により定まる一定の混晶率を有
し、かつpn接合が形成されるエピタキシヤル層
の間に混晶率が連続的に変化する層が設けられて
いる。例えば、橙色（尖頭発光波長630nｍ±10n
ｍ）発光ダイオードの製造に用いられる
GaAs0.35P0.65（混晶率、ｘ＝0.65）混晶エピタキ
シヤル膜は、気相成長法による場合、GaP単結晶
基板を用い、該基板上に混晶率ｘが１から0.65ま
で変化する層を成長させ、ｘが所定の値、すなわ
ち、0.65に達した後、ｘ＝0.65一定の層を成長さ
せて製造される。
この場合ピラミツド（Pyramid）、ピツト
（Pit）あるいはボイド（Void）等として一般に呼
称される各種結晶欠陥の発生を極力回避するため
にエピタキシヤル層の気相成長温度、すなわち、
単結晶基板温度を高温度（概ね900℃以上）に保
持する事を余儀なくされ、従つて、エピタキシヤ
ル層の成長速度が低下する等の欠点があつた。ま
た、従来法では混晶率変化層が連続して形成され
る為、基板（GaP）とエピタキシヤル層
（GaAs1-xPx、但し１＞ｘ＞０）間で発生する結
晶格子不整歪の緩和が充分でなく、得られたエピ
タキシヤルウエハ（エピタキシヤル多層膜と基板
との複合体）より作られる発光ダイオードの輝度
（又は光出力）値は、極めて不満足なものであつ
た。
さらに、混晶率変化層を成長させる場合、ｘの
変化にともなつて、単結晶基板温度を変化させる
方法も知られているが、この方法によると、混晶
率（したがつて、気相中の混晶を構成する成分の
濃度）と単結晶基板の温度が同時に変化すること
となり、得られたエピタキシヤル膜の結晶性の悪
化は避けられなかつた。
本発明者等は、上述の従来法の問題点を解決す
るために鋭意研究を重ねた結果本発明に到達した
ものであり、本発明の目的は、結晶格子不整歪の
発生を最小限にした、新規な−族化合物半導
体混晶エピタキシヤルウエハの製造方法を提供す
ることである。
本発明の上記の目的は、単結晶基板表面上に周
期表第族及び第族元素からなる化合物半導体
混晶エピタキシヤル膜を気相成長させるにあたつ
て、単結晶基板と一定の混晶率を有しかつpn接
合が形成される層との間に設けられる混晶率変化
層中に混晶率一定層を少なくとも一層形成して、
該混晶率変化層を二またはそれ以上の層に分割し
て形成し、かつ該混晶率変化層を成長させる際は
基板温度を一定に保ち、該混晶率変化層中に設け
られた混晶率一定層を成長させる際は基板温度を
変化させることを特徴とする方法により達せられ
る。
第１図は本発明方法によつて得られるエピタキ
シヤルウエハの縦断面模型図である。
第１図において、１は単結晶基板である。
単結晶基板としては、GaAs、GaP、InP等の
−族半導体の単結晶で、目的の混晶との結晶格
子定数の差ができる限り小さいものが適当であ
る。場合によつては、Ge、Si等の単結晶も使用
できる。
２は、単結晶基板と同一の組成を有するエピタ
キシヤル層である。
層２を気相成長させる場合、結晶性を良くする
ために最初は、基板の温度を高くしてエピタキシ
ヤル層の成長速度を遅くするのが望ましい。例え
ば、GaPからなる単結晶基板を用いる場合、基板
温度を900℃〜970℃に設定して、GaPからなる層
２を気相成長させるのが適当である。
層２の厚さは１〜３μｍとしまた層２の気相成
長の後半は基板温度を低下させるのが適当であ
る。
３は最初の混晶率変化層である。層３を成長さ
せる間は、基板の温度を変化させず、一定の温度
で成長させる。この場合、混晶率は所定の混晶
率、すなわち後記する層８の混晶率まで変化させ
ずに中間の値まで変化させる。４は混晶率一定層
である。層４を気相成長させる場合、成長速度を
上げるために基板の温度をさらに低下させるのが
好ましい。
５は第２の混晶率変化層である。層５を成長さ
せる場合は、層３の場合と同様に基板温度を一定
に保持する。
６は、第２の混晶率一定層である。層６を成長
させる場合、基板の温度をさらに低下させ成長速
度を上げることができる。
７は第３の混晶率変化層である。
８は、混晶率一定層であつて、pn接合はこの
層中に形成される。層８の混晶率は、目的とする
発光波長により定められる。GaAs1-xPx混晶を用
いる場合は、１＞ｘ＞０の範囲の値、例えば橙色
の場合はｘ＝0.5、赤色の場合はｘ＝0.4の値が選
ばれる。
層７及び層８を成長させる場合は、基板の温度
は変化させず、一定に保たれる。
層２から層７までの膜厚は、合計で40μｍから
100μｍの範囲が適当である。
また層７及び層８を成長させる温度は
GaAs1-xPx混晶層の場合、760℃から870℃が適当
である。一般に基板温度が高いと結晶性が良くな
るが、成長速度が遅くなり、基板温度が低いと成
長速度が速くなるが、結晶性が劣化する。層８の
膜厚は50μｍから100μｍの範囲が適当である。
層８の混晶層が間接遷移型である場合、例えば
GaAs1-xPx（0.45≦ｘ≦１）の場合は、アイソエ
レクトロニツク・トラツプ（iso−electronic
trap）として窒素をドーピングした後、pn接合
を形成するのが望ましい。
なお、上記の例では混晶率変化層を三層に分割
した場合について説明したが、二層に分割しても
よく、また、三層以上に分割してもよい。
本発明によると、各種の結晶欠陥の発生を生産
性を低下させることなく防止することができ、し
たがつて得られた発光ダイオードの輝度を同一条
件で測定して、従来品の1.7倍以上に向上するこ
とができる。本発明の産業上の利用価値は極めて
大である。
次に実施例に基づいて本発明をさらに具体的に
説明する。
実施例 １ ｎ型不純物として硫黄（Ｓ）が２×1017原子
個／cm2添加され、結晶学的面方位が（100）面よ
り＜110＞方向に約６゜偏位した面を有するGaP
単結晶基板を用意した。GaP単結晶基板は、初め
約360μｍの厚さであつたが、有機溶媒による脱
脂工程に引き続いた機械−化学的研磨
（Mechanical−Chemical Polishing）処理によ
り、270μｍの厚さとなつた。
次に内径70mm、長さ100cmの水平型石英エピタ
キシヤル・リアクター内の所定の場所にそれぞれ
前記研磨済みGaP単結晶基板並びに高純度Ga入
り石英ボートをセツトした。エピタキシヤル・リ
アクター内にアルゴン（Ar）を導入し、空気を
充分置換除去し、次に、キヤリヤーガスとしての
高純度水素ガス（H2）を毎分2500c.c.導入し、Arの
流れを止め昇温工程に入つた。前記Ga入り石英
ボートセツト領域並びにGaP単結晶基板セツト領
域の温度がそれぞれ760℃並びに950℃に保持され
ていることを確認後、橙色発光ダイオード用エピ
タキシヤル多層膜GaAs0.35P0.65の気相成長を開
始した。
気相成長開始時より、濃度30ppmに窒素ガス
で希釈したｎ型不純物である硫化水素（H2S）を
毎分10c.c.導入し、一方族成分として高純度塩化
水素ガス（HCl）を毎分40c.c.導入し、Gaと反応さ
せることにより、ほゞ100％GaClに変換生成さ
せ、他方H2で希釈された濃度12％の燐化水素
（PH3）を毎分220c.c.導入し、初めの10分間は成長
温度（基板温度に相当）を950℃に保持しつゝ、
GaP単結晶基板上にGaPエピタキシヤル層を形成
し、引続き10分間各ガスの流量を変える事なく、
成長温度のみ950℃から930℃まで徐々に降下させ
つゝGaPエピタキシヤル層を形成した。（以上を
第１層とする。） 次の20分間は、成長温度を930℃一定に保持し
つゝ、H2で希釈された濃度12％の砒化水素
（AsH3）を毎分０c.c.より40c.c.まで徐々に導入し、
上記各ガス流と共に第２のGaAs1-xPxエピタキシ
ヤル層を第１のエピタキシヤル層上に形成した。
次の10分間は、各ガスの流量を変える事なく、
即ち、H2、H2S、HCl、PH3並びにAgH3をそれぞ
れ毎分2500c.c.、10c.c.、40c.c.、220c.c.並びに40c.c
.導
入しつゝ、成長温度を930℃より910℃まで徐々に
降下させ、第３のGaAs1-xPxエピタキシヤル層
を、第２のエピタキシヤル層上に形成した。次の
20分間は、成長温度を910℃一定に保持し、更
に、H2、H2S、HCl並びにPH3の流量をそれぞれ
毎分2500c.c.、10c.c.、40c.c.並びに220c.c.一定に保
持
し、AsH3の流量のみを毎分40c.c.から80c.c.まで
徐々に増加させつゝ、第４のGaAs1-xPxエピタキ
シヤル層を、第３のエピタキシヤル層上に形成し
た。次の10分間は、H2、H2S、HCl、PH3並びに
AsH3の流量を、それぞれ毎分2500c.c.、10c.c.、40
c.c.、220c.c.並びに80c.c.一定に保持しつゝ、成長温
度を910℃より890℃まで徐々に降下させつゝ、第
５のGaAs1-xPxエピタキシヤル層を第４のエピタ
キシヤル層上に形成した。
次の20分間は、H2、H2S、HCl並びにPH3の流
量をそれぞれ毎分2500c.c.、10c.c.、40c.c.並びに220
c.c.一定に保持し、又、成長温度も890℃一定に保
持しつゝ、AsH3の流量のみ毎分80c.c.より120c.c.ま
で徐々に増加させ、第６のGaAs1-xPxエピタキシ
ヤル層を、第５のエピタキシヤル層上に形成し
た。
次の40分間は、H2、H2S、HCl、PH3並びに
AsH3の流量を毎分それぞれ、2500c.c.、10c.c.、40
c.c.、220c.c.並びに120c.c.一定とし、更に成長温度を
890℃一定に保持し、第７のGaAs0.35P0.65エピタ
キシヤル層を、第６のエピタキシヤル層上に形成
した。
最終の40分間は、第７のエピタキシヤル層形成
条件に加え、新らたに高純度NH3ガスを毎分200
c.c.導入し、窒素（Ｎ）をアイソ・エレクトロニツ
ク・トラツプとしてドープした第８のGaAs1-xPx
エピタキシヤル層を第７のエピタキシヤル層上に
形成し、エピタキシヤル多層膜の全形成工程を終
了した。
以上の如くして得られたエピタキシヤル多層膜
に対し、各種物性測定並びに解析を実施した結
果、第１、第２、第３、第４、第５、第６、第７
及び第８の各エピタキシヤル層の層厚と（最小）
禁止帯エネルギー間隔は、それぞれ2.6μｍで
2.26eV間隔一定層、3.0μｍで2.26eV間隔一定
層、8.5μｍで2.26eVから2.21eVまで変化した間
隔傾斜層、4.5μｍで2.21eV間隔一定層、9.7μｍ
で2.21eVから2.15eVまで変化した間隔傾斜層、
5.0μｍで2.15eV間隔一定層、12.1μｍで2.15eV
から2.09eVまで変化した間隔傾斜層、21.4μｍで
2.09eV間隔一定層、窒素が９×1018cm-3添加さ
れ、厚さ22.0μｍで2.09eVを有した間隔一定層で
あつた。
又、ｎ型キヤリヤー濃度は、第１乃至第７のエ
ピタキシヤル層領域で概ね６×1016cm-3、窒素が
添加された第８のエピタキシヤル層領域で、2.4
×1016cm-3であつた。次に上述のエピタキシヤル
膜を有したエピタキシヤル、ウエハー（エピタキ
シヤル多層膜を該膜の基板との複合体の呼称を用
い、橙色発光ダイオードを作成し、輝度値（光出
力）と実測した。
即ち、該エピタキシヤルウエハをｐ形不純物と
しての砒化亜鉛ZnAs225mgと共に高純度石英アン
プル中に真空封入し、温度720℃で不純物熱拡散
を行つた。得られたｐ−ｎ接合深さは表面より
4.3μｍであつた。次に、得られたエピタキシヤ
ルウエハを、裏面（基板）研磨工程、電極形成工
程、ワイヤー・ボンデイング工程等一連のデバイ
ス製作ラインに投入し、橙色発光ダイオード・チ
ツプを作成した。
次に、該発光ダイオード・チツプ（チツプ面積
寸法及びｐ−ｎ接合面積寸法は、共に500μｍ×
500μｍ角）に対し、直流電流密度10A/cm2の電流
を通電し、該チツプにエポキシ樹脂コート無しの
条件下で、輝度値を測定した。
その結果、尖頭発光波長6320nｍ±15nｍで、
輝度値が3670Ft・Ｌ〜4680Ft・Ｌ、平均
4130Ft・Ｌであり、従来品の約２倍と極めて優
れた高輝度値を本発明品が有している事が判明し
た。
実施例 ２ 実施例１と同様の装置を用いて硫黄が2.4×
1017原子個／cm3ドープされ、（100）面より＜110
＞方向に約５゜偏位した、ｎ型GaP単結晶基板上
にエピタキシヤル多層膜GaAs1-xPxの気相成長を
行つた。まず、気相成長開始時より、濃度
30ppmに窒素ガスで希釈されたH2Sを毎分13c.c.、
キヤリヤーガスとしてのH2を毎分2700c.c.、族
成分GaCl形成用としてのHClを毎分44c.c.、族
成分として濃度12％のPH3を毎分245c.c.、それぞ
れエピタキシヤル・リアクター内に導入しつゝ、
成長温度（該基板温度に相当）を955℃から930℃
まで７分間に亙り、徐々に降下させつゝ、第１の
GaPエピタキシヤル層を形成した。
次の14分間は、成長温度を930℃一定に保持し
つゝ、上記各ガス流に加え、新らたに濃度12％の
AsH3のみ毎分０c.c.から47c.c.まで徐々に変化（増
大）させつゝ、第２のGaAs1-xPxエピタキシヤル
層を形成した。
次の７分間は各ガスの流量を一定に保持しつゝ
即ち、H2、H2S、HCl、PH3並びにAsH3をそれぞ
れ毎分2700c.c.、13c.c.、44c.c.、245c.c.並びに47c.c
.一
定量導入しつゝ、成長温度を930℃から905℃まで
徐々に降下させつゝ、第３のGaAs1-xPxエピタキ
シヤル層を形成した。
次の14分間は、成長温度を905℃一定に保持
し、更に、H2、H2S、HCl並びにPH3を毎分2700
c.c.、13c.c.、44c.c.並びに245c.c.一定量に保持しつ
ゝ
AsH3のみ毎分47c.c.から94c.c.まで徐々に増加させ
つゝ第４のGaAs1-xPxエピタキシヤル層を形成し
た。
次の７分間は、H2、H2S、HCl、PH3並びに
AsH3をそれぞれ毎分2700c.c.、13c.c.、44c.c.、245c.c
.
並びに94c.c.一定量に保持しつゝ、成長温度を905
℃から880℃まで徐々に降下させつゝ、第５の
GaAs1-xPxエピタキシヤル層を形成した。
次の14分間は、H2、H2S、HCl並びにPH3をそ
れぞれ毎分2700c.c.、13c.c.、44c.c.並びに245c.c.一
定
量に保持し、又、成長温度も880℃一定に保持し
つゝ、AsH3のみ毎分94c.c.から141c.c.まで徐々に増
加させ、第６のGaAs1-xPxエピタキシヤル層を形
成した。
次の30分間は、成長温度を880℃一定に保持
し、又、H2、H2S、HCl、PH3並びにAsH3を、そ
れぞれ毎分2700c.c.、13c.c.、44c.c.、245c.c.並びに1
41
c.c.一定量に保持しつゝ、新らたにNH3を毎分200
c.c.加え、第７のGaAs1-xPxエピタキシヤル層を形
成し、エピタキシヤル多層膜の全形成工程を終了
した。以上の如くして形成された第１、第２、第
３、第４、第５、第６並びに第７の各エピタキシ
ヤル層の層厚と（最小）禁止帯エネルギー間隔
は、それぞれ3.3μｍで2.26eV間隔一定層、9.9μ
ｍで2.26eVから2.20eVまで変化した間隔傾斜
層、4.9μｍで2.20eV間隔一定層、11.5μｍで
2.20eVから2.14eVまで変化した間隔傾斜層、6.0
μｍで2.14eV間隔一定層、13.3μｍで2.14eVから
2.08eVまで変化した間隔傾斜層、並びに、窒素
が１×1019cm-3添加され、厚さ28.0μｍで2.08eV
を有した間隔一定層であつた。
次に、上述のエピタキシヤル多層膜を有したエ
ピタキシヤルウエハを用い、実施例１に記述した
方式に従い橙色発光ダイオードを作成し、輝度値
を実測した。
その結果、本実施例に於て得られた発光ダイオ
ード・チツプ（チツプ面積寸法及びｐ−ｎ接合面
積寸法は共に500μｍ×500μｍ角）に対し、直流
電流密度10A/cm2の電流を通電し、該チツプにエ
ポキシ樹脂コート無しの条件下で、輝度値は
3280Ft・Ｌ〜4210Ft・Ｌ、平均3820Ft・Ｌと判
明し、本実施例に於ても、従来品の約1.8倍の高
輝度値が得られている事が確認された。
尚、尖頭発光波長は6350nｍ±20nｍであつ
た。
【図面の簡単な説明】
第１図は本発明に係るエピタキシヤルウエハの
縦断面模型図である。 １……単結晶基板、２……エピタキシヤル層、
３……第１の混晶率変化層、４……第１の混晶率
一定層、５……第２の混晶率変化層、６……第２
の混晶率一定層、７……第３の混晶率変化層、８
……混晶率一定層。

Claims (1)

    【特許請求の範囲】
  1. １ 単結晶基板表面上に周期表第族及び第族
    元素からなる化合物半導体混晶エピタキシヤル膜
    を気相成長させるにあたつて、単結晶基板と一定
    の混晶率を有しかつpn接合が形成される層との
    間に設けられる混晶率変化層中に混晶率一定層を
    少なくとも一層形成して、該混晶率変化層を二ま
    たはそれ以上の層に分割して形成し、かつ、該混
    晶率変化層を成長させる際は基板温度を一定に保
    ち、該混晶率変化層中に設けられた混晶率一定層
    を成長させる際は基板温度を変化させることを特
    徴とする方法。
JP17324779A 1979-12-28 1979-12-28 Compound semiconductor epitaxial wafer and manufacture thereof Granted JPS5696834A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17324779A JPS5696834A (en) 1979-12-28 1979-12-28 Compound semiconductor epitaxial wafer and manufacture thereof
DE19803049127 DE3049127A1 (de) 1979-12-28 1980-12-24 Verfahren zur herstellung von mischkristall-fotodiodenplaettchen, die zur herstellung von led's geeignet sind
US06/219,722 US4378259A (en) 1979-12-28 1980-12-24 Method for producing mixed crystal wafer using special temperature control for preliminary gradient and constant layer deposition suitable for fabricating light-emitting diode
GB8041346A GB2069234B (en) 1979-12-28 1980-12-29 Method of manufacturing a mixed crystal semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17324779A JPS5696834A (en) 1979-12-28 1979-12-28 Compound semiconductor epitaxial wafer and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS5696834A JPS5696834A (en) 1981-08-05
JPS6115577B2 true JPS6115577B2 (ja) 1986-04-24

Family

ID=15956884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17324779A Granted JPS5696834A (en) 1979-12-28 1979-12-28 Compound semiconductor epitaxial wafer and manufacture thereof

Country Status (4)

Country Link
US (1) US4378259A (ja)
JP (1) JPS5696834A (ja)
DE (1) DE3049127A1 (ja)
GB (1) GB2069234B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510515A (en) * 1981-01-28 1985-04-09 Stanley Electric Co., Ltd. Epitaxial wafer of compound semiconductor display device
US4596626A (en) * 1983-02-10 1986-06-24 The United States Of America As Represented By The United States National Aeronautics And Space Administration Method of making macrocrystalline or single crystal semiconductor material
FR2551769B2 (fr) * 1983-07-05 1990-02-02 Rhone Poulenc Spec Chim Alliages de neodyme et leur procede de fabrication
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
US4769341A (en) * 1986-12-29 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
JP2579326B2 (ja) * 1987-11-13 1997-02-05 三菱化学株式会社 エピタキシャル・ウエハ及び発光ダイオード
GB2212658B (en) * 1987-11-13 1992-02-12 Plessey Co Plc Solid state light source
US4948752A (en) * 1988-08-10 1990-08-14 Itt Corporation Method of making sagfets on buffer layers
JPH02235327A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd 半導体成長装置および半導体成長方法
US5075743A (en) * 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
JPH0760903B2 (ja) * 1989-11-22 1995-06-28 三菱化学株式会社 エピタキシャルウェハ及びその製造方法
US5051804A (en) * 1989-12-01 1991-09-24 The United States Of America As Represented By The United States Department Of Energy Photodetector having high speed and sensitivity
JP3023982B2 (ja) * 1990-11-30 2000-03-21 東京エレクトロン株式会社 成膜方法
JP3111644B2 (ja) * 1992-06-09 2000-11-27 三菱化学株式会社 りん化ひ化ガリウムエピタキシャルウエハ
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
DE19537542A1 (de) * 1995-10-09 1997-04-10 Telefunken Microelectron Lichtemittierende Diode
US5770868A (en) * 1995-11-08 1998-06-23 Martin Marietta Corporation GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets
JP3854693B2 (ja) * 1996-09-30 2006-12-06 キヤノン株式会社 半導体レーザの製造方法
US5986288A (en) * 1997-02-27 1999-11-16 Showa Denko K.K. Epitaxial wafer for a light-emitting diode and a light-emitting diode
WO2000033388A1 (en) * 1998-11-24 2000-06-08 Massachusetts Institute Of Technology METHOD OF PRODUCING DEVICE QUALITY (Al)InGaP ALLOYS ON LATTICE-MISMATCHED SUBSTRATES
WO2000065665A1 (en) 1999-04-27 2000-11-02 Services Petroliers Schlumberger Radiation source
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
AU2001257346A1 (en) 2000-05-31 2001-12-11 Motorola, Inc. Semiconductor device and method for manufacturing the same
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6737339B2 (en) * 2001-10-24 2004-05-18 Agere Systems Inc. Semiconductor device having a doped lattice matching layer and a method of manufacture therefor
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040079285A1 (en) * 2002-10-24 2004-04-29 Motorola, Inc. Automation of oxide material growth in molecular beam epitaxy systems
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) * 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL252729A (ja) * 1959-06-18
US3493811A (en) * 1966-06-22 1970-02-03 Hewlett Packard Co Epitaxial semiconductor material on dissimilar substrate and method for producing the same
US3441453A (en) * 1966-12-21 1969-04-29 Texas Instruments Inc Method for making graded composition mixed compound semiconductor materials
US3696262A (en) * 1970-01-19 1972-10-03 Varian Associates Multilayered iii-v photocathode having a transition layer and a high quality active layer
US3748480A (en) * 1970-11-02 1973-07-24 Motorola Inc Monolithic coupling device including light emitter and light sensor
US3862859A (en) * 1972-01-10 1975-01-28 Rca Corp Method of making a semiconductor device
FR2225207B1 (ja) * 1973-04-16 1978-04-21 Ibm
US3962716A (en) * 1973-11-12 1976-06-08 Bell Telephone Laboratories, Incorporated Reduction of dislocations in multilayer structures of zinc-blend materials
US3995303A (en) * 1975-06-05 1976-11-30 Bell Telephone Laboratories, Incorporated Growth and operation of a step-graded ternary III-V heterojunction p-n diode photodetector
US4053920A (en) * 1975-11-10 1977-10-11 The United States Of America As Represented By The Secretary Of The Army Step graded photocathode
JPS53131764A (en) * 1977-04-21 1978-11-16 Mitsubishi Monsanto Chem Method of producing compound semiconductor
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法
US4148045A (en) * 1977-09-21 1979-04-03 International Business Machines Corporation Multicolor light emitting diode array

Also Published As

Publication number Publication date
GB2069234A (en) 1981-08-19
JPS5696834A (en) 1981-08-05
DE3049127A1 (de) 1981-09-24
US4378259A (en) 1983-03-29
GB2069234B (en) 1984-02-29

Similar Documents

Publication Publication Date Title
US4378259A (en) Method for producing mixed crystal wafer using special temperature control for preliminary gradient and constant layer deposition suitable for fabricating light-emitting diode
USRE29845E (en) GaAs1-x Px electroluminescent device doped with isoelectronic impurities
US3931631A (en) Gallium phosphide light-emitting diodes
US4001056A (en) Epitaxial deposition of iii-v compounds containing isoelectronic impurities
US4216484A (en) Method of manufacturing electroluminescent compound semiconductor wafer
US5856208A (en) Epitaxial wafer and its fabrication method
US5445897A (en) Epitaxial wafer and process for producing the same
JPS581539B2 (ja) エピタキシヤルウエハ−
US4218270A (en) Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques
JP3146874B2 (ja) 発光ダイオード
US4983249A (en) Method for producing semiconductive single crystal
JP3916361B2 (ja) 低抵抗ｐ型単結晶ＺｎＳ薄膜およびその製造方法
US3619304A (en) Method of manufacturing gallium phosphide electro luminescent diodes
JPH06120561A (ja) ＧａＰ系発光素子基板及びその製造方法
JPH0463040B2 (ja)
JPH0760903B2 (ja) エピタキシャルウェハ及びその製造方法
JP3111644B2 (ja) りん化ひ化ガリウムエピタキシャルウエハ
JPS60260498A (ja) ＳｉＣ単結晶成長方法
JP2009212112A (ja) エピタキシャルウェーハ
USRE29648E (en) Process for the preparation of electroluminescent III-V materials containing isoelectronic impurities
JP2804093B2 (ja) 光半導体装置
KR0156016B1 (ko) 적외선 다이오우드용 갈륨비소(GaAs) 웨이퍼의 고도핑(doping) 성장방법
JP3785705B2 (ja) りん化ひ化ガリウム混晶エピタキシャルウエハおよび発光ダイオード
JP2021182615A (ja) 化合物半導体エピタキシャルウェーハ及びその製造方法
JPH0351674B2 (ja)