JPS61161609U - - Google Patents
Info
- Publication number
- JPS61161609U JPS61161609U JP4322885U JP4322885U JPS61161609U JP S61161609 U JPS61161609 U JP S61161609U JP 4322885 U JP4322885 U JP 4322885U JP 4322885 U JP4322885 U JP 4322885U JP S61161609 U JPS61161609 U JP S61161609U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binary
- circuit
- memory
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
Description
第２図は従来のパターン認識装置の一例を示す
構成図、第１図は本考案によるパターン認識装置
の一実施例を示す構成図、第３図は本考案の主要
部である除去回路の構成図。５…演算回路、６…
２値化回路、７…同期信号発生器、１０…除去回
路、１０ａ…クロツク発生器、１０ｂ…メモリ、
１０ｃ…第１の論理回路、１０ｄ…シフトレジス
タ、１０ｅ…第２の論理回路。
構成図、第１図は本考案によるパターン認識装置
の一実施例を示す構成図、第３図は本考案の主要
部である除去回路の構成図。５…演算回路、６…
２値化回路、７…同期信号発生器、１０…除去回
路、１０ａ…クロツク発生器、１０ｂ…メモリ、
１０ｃ…第１の論理回路、１０ｄ…シフトレジス
タ、１０ｅ…第２の論理回路。
Claims (1)
- 撮像装置の映像情報により２値化回路で２値化
処理し、得られる２値化信号を入力信号として認
識処理するパターン認識装置において該撮像装置
に同期して該２値化信号を記憶するメモリのアド
レス信号を発生するクロツク発生器と、該２値化
信号の垂直方向の信号を記憶するメモリと該メモ
リから出力される２値化信号と該２値化回路で２
値化処理された２値化信号とを論理処理する第１
の論理回路と該２値化信号を入力としかつ該クロ
ツク発生器のクロツク信号をクロツクとして動作
するシフトレジスタと、該シフトレジスタの出力
信号を論理処理する第２の論理回路で構成し該２
値化回路から出力される信号の垂直および水平信
号成分を所定の信号時間だけ除去する除去回路を
備付けたことを特徴とするパターン認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4322885U JPS61161609U (ja) | 1985-03-27 | 1985-03-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4322885U JPS61161609U (ja) | 1985-03-27 | 1985-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161609U true JPS61161609U (ja) | 1986-10-07 |
Family
ID=30554705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4322885U Pending JPS61161609U (ja) | 1985-03-27 | 1985-03-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161609U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009004A1 (fr) * | 1989-01-31 | 1990-08-09 | Yoshiro Yamada | Procede et appareil de traitement d'images |
| JP2006078381A (ja) * | 2004-09-10 | 2006-03-23 | Keyence Corp | 画像処理装置のディスプレイ表示方法。 |
-
1985
- 1985-03-27 JP JP4322885U patent/JPS61161609U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009004A1 (fr) * | 1989-01-31 | 1990-08-09 | Yoshiro Yamada | Procede et appareil de traitement d'images |
| JP2006078381A (ja) * | 2004-09-10 | 2006-03-23 | Keyence Corp | 画像処理装置のディスプレイ表示方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61161609U (ja) | ||
| JPS58105651U (ja) | パタ−ンの中心位置検出装置 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPH01133697U (ja) | ||
| JPH01116853U (ja) | ||
| JPS63192792U (ja) | ||
| JPS621255U (ja) | ||
| JPS5846193U (ja) | 論理入力回路 | |
| JPS6257468U (ja) | ||
| JPS5813789U (ja) | 映像信号の処理装置 | |
| JPS59153596U (ja) | 記憶装置 | |
| JPS59130158U (ja) | パタ−ン認識装置 | |
| JPH042145U (ja) | ||
| JPH0395969U (ja) | ||
| JPH01103916U (ja) | ||
| JPH02143664U (ja) | ||
| JPH0221823U (ja) | ||
| JPS648853U (ja) | ||
| JPH0227217U (ja) | ||
| JPS62177125U (ja) | ||
| JPS60116549U (ja) | 主・従計算機同期装置 | |
| JPS5933551U (ja) | デ−タ読取り装置 | |
| JPH0238645U (ja) | ||
| JPS622088U (ja) | ||
| JPS60135868U (ja) | 映像信号処理回路 |