JPS61168046A - マイクロプロセサ - Google Patents
マイクロプロセサInfo
- Publication number
- JPS61168046A JPS61168046A JP60009586A JP958685A JPS61168046A JP S61168046 A JPS61168046 A JP S61168046A JP 60009586 A JP60009586 A JP 60009586A JP 958685 A JP958685 A JP 958685A JP S61168046 A JPS61168046 A JP S61168046A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- prefetch
- signal line
- logic
- prefetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、先取シ命令を無効化できるマイクロプロセサ
に関する。
に関する。
（従来の技術）
マイクロプロセサを使用した情報処理装置において、装
置の動作試験、あるいはプログラムの評価を行う際には
マイクロプロセサの入出力信号をバス監視装置によりチ
ェックし、実行中の命令を監視するのが一般的である。
置の動作試験、あるいはプログラムの評価を行う際には
マイクロプロセサの入出力信号をバス監視装置によりチ
ェックし、実行中の命令を監視するのが一般的である。
（発明が解決しようとする問題点）
しかしながら、斯かる従来技術により構成点れた命令の
先取シ機能を有するマイクロプロセサでは、どの命令を
実行しているかをマイクロプロセサの入出力信号から判
定できないという問題点があった。
先取シ機能を有するマイクロプロセサでは、どの命令を
実行しているかをマイクロプロセサの入出力信号から判
定できないという問題点があった。
本発明の目的は、外部からの先取り無効化指示信号を受
取った時には命令を先取シする機能を停止して先取シ命
令を無効化するようにして上記欠点を除去し、外部のバ
ス信号監視装置により容易に実行中の命令を判別できる
ように構成した命令先取り機能を有するマイクロプロセ
サを提供することにある。
取った時には命令を先取シする機能を停止して先取シ命
令を無効化するようにして上記欠点を除去し、外部のバ
ス信号監視装置により容易に実行中の命令を判別できる
ように構成した命令先取り機能を有するマイクロプロセ
サを提供することにある。
（問題点を解決するための手段）
本発明によるマイクロプロセサは、外部からの先取り無
効化指示信号を受取るための入力手段と、命令実行の終
了時に次の命令を要求するための命令先取シキュー手段
と、上記先取シ無効化指示信号により命令の先取りを無
効化すると共に、上記命令先取りキュー手段に対する命
令の供給を停止するための命令キュー制御手段とを具備
して構成したものである。
効化指示信号を受取るための入力手段と、命令実行の終
了時に次の命令を要求するための命令先取シキュー手段
と、上記先取シ無効化指示信号により命令の先取りを無
効化すると共に、上記命令先取りキュー手段に対する命
令の供給を停止するための命令キュー制御手段とを具備
して構成したものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
本発明の一実施例を示す第１図において、本発明のマイ
クロプロセサ１は命令を実行するための命令実行部２と
、命令実行部２が命令の実行を終了した時に命令要求信
号線１０を通して次の命令を要求するための命令キュー
制御部３と、命令が存在する時には命令キュー制御部３
により命令供給信号線１１を通して命令を命令実行部１
に供給するための命令先取りキュー４と、ＡＮＤゲート
とレシーバ６と、インバータ７とから成立つ。
クロプロセサ１は命令を実行するための命令実行部２と
、命令実行部２が命令の実行を終了した時に命令要求信
号線１０を通して次の命令を要求するための命令キュー
制御部３と、命令が存在する時には命令キュー制御部３
により命令供給信号線１１を通して命令を命令実行部１
に供給するための命令先取りキュー４と、ＡＮＤゲート
とレシーバ６と、インバータ７とから成立つ。
命令先取りキュー４に命令が存在しない時には、命令読
取シ指示信号線１２に命令の読取り指示を送出して、読
取られた命令をデータバス信号線１３を通して命令先取
りキュー４に入れた後、命令供給信号線１１を通して上
記命令を命令実行部１に供給する。
取シ指示信号線１２に命令の読取り指示を送出して、読
取られた命令をデータバス信号線１３を通して命令先取
りキュー４に入れた後、命令供給信号線１１を通して上
記命令を命令実行部１に供給する。
命令先取りキュー４からは、一つ以上の命令を格納する
ことができる旨を示す命令先取り指示信号線１４がＡＮ
Ｄゲート５を通して命令先取シ制御部３に送られている
。ＡＮＤゲート６の一方の入力には、外部からの信号線
１５を介して先取り無効化指示をレシーバ６で受け、そ
れをインツク−タフで反転させて得た信号が入力されて
いる。いま、信号線１５上の先取り無効化指示が論理１
０１で、命令先取シ指示信号線１４が論理１１１である
と、ＡＮＤゲート６の出力は論理％１１となり、命令先
取シ制御部３は命令の先取りを行い、命令先取りキュー
４に命令が供給される。
ことができる旨を示す命令先取り指示信号線１４がＡＮ
Ｄゲート５を通して命令先取シ制御部３に送られている
。ＡＮＤゲート６の一方の入力には、外部からの信号線
１５を介して先取り無効化指示をレシーバ６で受け、そ
れをインツク−タフで反転させて得た信号が入力されて
いる。いま、信号線１５上の先取り無効化指示が論理１
０１で、命令先取シ指示信号線１４が論理１１１である
と、ＡＮＤゲート６の出力は論理％１１となり、命令先
取シ制御部３は命令の先取りを行い、命令先取りキュー
４に命令が供給される。
一方、信号線１５上の先取り無効化指示が論理％１１で
あると、ＡＮＤゲート６の出力は論理１０１となるため
、命令先取シ指示信号Ｎ１４が論理％１１であっても命
令先取り制御部３では命令の先取りを行わないため、命
令先取りキュー４には命令が供給されずに命令が存在し
なくなってしまう。このような状態で命令実行部２から
命令要求信号線１０を通して命令を要求すると、命令先
取り制御部３は必ず命令読取シ指示信号線１２に読取り
指示を送出する。このため、命令読取り指示信号線１２
を外部のバス監視装置で監視すれば、次に実行する命令
を容易に判別できる。
あると、ＡＮＤゲート６の出力は論理１０１となるため
、命令先取シ指示信号Ｎ１４が論理％１１であっても命
令先取り制御部３では命令の先取りを行わないため、命
令先取りキュー４には命令が供給されずに命令が存在し
なくなってしまう。このような状態で命令実行部２から
命令要求信号線１０を通して命令を要求すると、命令先
取り制御部３は必ず命令読取シ指示信号線１２に読取り
指示を送出する。このため、命令読取り指示信号線１２
を外部のバス監視装置で監視すれば、次に実行する命令
を容易に判別できる。
（発明の効果）
本発明には以上説明したように、外部からの先取り無効
化指示信号を受取って命令の先取りを無効化することに
よって、外部のバス監視装置により容易に実行中の命令
を判別できるという効果がある。
化指示信号を受取って命令の先取りを無効化することに
よって、外部のバス監視装置により容易に実行中の命令
を判別できるという効果がある。
第１図は、本発明によるマイクロプロセサの一実施例を
示すブロック図である。 １・・・マイクロプロセサ ２・・・命令実行部 ３・・・命令キュー制御部 ４・・・命令先取りキュー ５・・・ＡＮＤゲート ６・・・レシーバ ７・・・インバータ １０〜１６・・・信号線
示すブロック図である。 １・・・マイクロプロセサ ２・・・命令実行部 ３・・・命令キュー制御部 ４・・・命令先取りキュー ５・・・ＡＮＤゲート ６・・・レシーバ ７・・・インバータ １０〜１６・・・信号線
Claims (1)
- 外部からの先取り無効化指示信号を受取るための入力手
段と、命令実行の終了時に次の命令を要求するための命
令先取りキュー手段と、前記先取り無効化指示信号によ
り前記命令の先取りを無効化すると共に、前記命令先取
りキュー手段に対する前記命令の供給を停止するための
命令キュー制御手段とを具備して構成したことを特徴と
するマイクロプロセサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009586A JPS61168046A (ja) | 1985-01-22 | 1985-01-22 | マイクロプロセサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009586A JPS61168046A (ja) | 1985-01-22 | 1985-01-22 | マイクロプロセサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61168046A true JPS61168046A (ja) | 1986-07-29 |
Family
ID=11724423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60009586A Pending JPS61168046A (ja) | 1985-01-22 | 1985-01-22 | マイクロプロセサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61168046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200402A (ja) * | 1995-01-17 | 1995-08-04 | Hitachi Ltd | データ処理装置 |
| US5787276A (en) * | 1993-07-07 | 1998-07-28 | Nec Corporation | Microprocessor including circuit for generating signal used for tracing executed instruction stream |
-
1985
- 1985-01-22 JP JP60009586A patent/JPS61168046A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787276A (en) * | 1993-07-07 | 1998-07-28 | Nec Corporation | Microprocessor including circuit for generating signal used for tracing executed instruction stream |
| JPH07200402A (ja) * | 1995-01-17 | 1995-08-04 | Hitachi Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001574A (ko) | 이중 연산처리 장치 구비형 데이타 처리 시스템 | |
| KR950001417B1 (ko) | 컴퓨터 시스템 | |
| US20090271583A1 (en) | Monitoring transactions in a data processing apparatus | |
| KR960705271A (ko) | 데이타 처리 명령의 실행(execution of data processing instructions) | |
| KR870011540A (ko) | 멀티 프로세서 시스템의 시스템 관리장치 | |
| JP2583525B2 (ja) | データ処理装置 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| KR960025046A (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템 | |
| JP2974681B2 (ja) | パルス幅符号化状態出力信号を有するデータプロセッサ | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| JPS6120903B2 (ja) | ||
| JP2504754B2 (ja) | 中央処理装置 | |
| JPS63148329A (ja) | 命令先取り制御方式 | |
| JPH0298735A (ja) | 命令先取り方式 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH0479022B2 (ja) | ||
| JPH01266630A (ja) | アドレス制御装置 | |
| JPH02150931A (ja) | 情報処理装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| KR19990058631A (ko) | 디엠에이 콘트롤러 | |
| JPS6115235A (ja) | 中央処理装置 | |
| JPH03189844A (ja) | 情報処理装置 |