JPS61169931A - 入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、打鍵により基板上で発生し、かつ伝播する振
動波を複数のピックアップ群にて検知して座標位置を検
出する入力装置に関する。

（発明の技術的背景とその問題点） 従来、座標の検出は、抵抗膜方式、容量方式又はＬＥＤ
方式等により行われていた。即ち、抵抗膜方式は、縦横
方向に格子状に導電材を設けたシートを重ね合わせ、所
望位置を押圧して座標に対応する電圧を取り出すことに
よりｘ、Ｙ座標を検出する方式である。また、容量方式
は、電極部を押圧して容量値を変化させ、この容量変化
からＸ、Ｙ座標を検出する方式である。更に、ＬＥＤ方
式は、指等で発光素子と受光素子との間で光をさえぎる
ことによりｘ、Ｙ座標を検出する方式である。

しかるに、抵抗膜方式では、電圧分圧方式であることか
ら、導電材の抵抗値を均一にする必要があるため、歩留
りが悪く、シかも抵抗膜の透明度が６２〜６３％と低い
ので、ＣＲＴ表面に貼付して使用すると画像が見に〈〈
なってしまう欠点がある。また、容量方式では、容量変
化を得るために電極部を一定の大きさにする必要がある
ので、入力する範囲が限られて分解能が低くなり、かつ
容量変化を利用することから周囲の環境に影響されて誤
動作し易い上に表面膜がフィルムなので破損し易いとい
う欠点を有している。更に、ＬＥＤ方式では、ゴミ等に
より光がさえぎられることがあるので誤動作が多いとい
う欠点がある。

そこで、本出願人は、先に、打鍵にて基板上の任意の位
置で振動波を発生させ、この振動波を基板に設けた複数
のピー、クアップ部にて伝播時間差を有して検知させる
と共に該伝播時間差に対応させてクロックカウンタにパ
ルス発生器からのパルスを計数させ、これにより正確に
、かつ低コストで打鍵位置に対応するＸ、Ｙ座標を検出
することができる入力装置を提案した（昭和５９年１１
月２０日提出の特許出願参照）。

（発明の目的） 本発明の目的は、更、に高精度で打鍵位置に対応するＸ
、Ｙ座標を検出することができる入力装置を提供するこ
とにある。

（発明の概要） 本発明は、基板の打鍵で発生する振動波を複数のピック
アップ群によりそれぞれ独立して検知すると共にレベル
比較手段により検知信号レベルの最も大きいピックアッ
プ群を選択し、該レベル比較手段からの選択信号に基づ
いて制御手段により選択したピックアップ群に対応する
クロックカウンタ群が有する計数値を取り込み、かつ該
計数値から記憶手段を検索して打鍵位置を示す座標デー
タを読み出すことを特徴とする。

（発明の実施例） 以下１本発明の実施例を図面を参照して詳細に説明する
。

本発明に係る入力装置は、第１図に示すように、基板ｌ
を備える。この基板１には打鍵ペン（図示せず）の入力
範囲としての打鍵範囲ＬＡが形成されている。基板ｌ上
には、ピックアップ３乃至５から成る第１のピックアッ
プ群２（第２図参照）と、ピックアップ３′乃至５′か
ら成る第２のピックアップ群２′とが取付けられている
。

これらのピックアップ３乃至５及び３′乃至５′は１例
えば、２５ｍｍ’のＰＺＴ　（ジルコンチタン酸鉛）か
ら構成される圧電素子から成り、打鍵ペンによる打鍵に
て基板ｌに発生する振動波を検知する。各ビックアー、
プ３乃至５及び３′乃至５′はコントローラ６に接続さ
れている。このコントローラ６は、第２図に示すように
、第１のピックアップ群２の各ピックアップからの検知
信号が入力されるリセットスタート発生回路９と、第２
のピックアップ群２′の各ピックアップからの検知信号
が人力されるリセットスタート発生回路９′と、各リセ
ットスタート発生回路９及び９′の出力側にリセット入
力が接続されているクロックカウンタｌＯ乃至１２及び
１０′乃至１２’とから成る。クロックカウンタ１０乃
至１２は第１のクロックカウンタ群１３を構成し、それ
ぞれピックアップ３乃至５の出力側に接続されている。

また、クロックカウンタ１０’乃至１２’は第２のクロ
ックカウンタ群１３′を構成し、それぞれピックアップ
３′乃至５′の出力側に接続されている。そして、これ
らのクロックカウンタｌＯ乃至１２及びｌＯ′乃至１２
′にはパルス発振器１４が接続され、このパルス発振器
１４により所定の周波数で計数すべきパルスが入力され
るようになっている。

各クロックカウンタの出力側にはＣＰＵ８が接続され、
ＣＰＵ８にはメモリバスを介してＲＯＭ７が接続されて
いる。ＲＯＭ７は、基板１の打鍵位置がＸ−Ｙ座標デー
タとして記憶されている座標データ部を有している。ま
た、このＲＯＭ７には、第１のクロックカウンタ群１３
において、各クロックカウンタの計数値を基準値「Ｏ」
とした場合の他の二つのクロックカウンタの計数値を上
記Ｘ−Ｙ座標データに対応させた第１の座標変換テーブ
ルと、第２のクロックカウンタ群１３’において、各ク
ロックカウンタの計数値を基準値「０」とした場合の他
の二つのクロックカウンタの計数値を上記Ｘ−Ｙ座標デ
ータに対応させた第２の座標変換テーブルとがそれぞれ
記憶されている。そして、ＣＰＵ８の制御端子にはレベ
ル比較器１５の出力側が接続され、レベル比較器１５の
入力側にはピックアップ４及び５と４′及び５′とが接
続されている。このレベル比較器１５は、ピックアップ
４及び５から出力される各検知信号レベルを加算した場
合の出力レベルと、ピックアップ４′及び５′から出力
される各検知信号レベルを加算した場合の出力レベルと
を比較し。

ピックアップ４及び５の出力レベルが大きいとＣＰＵ８
に選択信号を出力する。

次に、本発明に係る入力装置の動作をＣＰＵ８の制御動
作と共に説明する。

打鍵範囲ＩＡ内の任意の一点、例えば、Ａ点を打鍵ペン
で打鍵すると、基板ｌ上で振動波が発生し、この振動波
が基板１を伝播する。そして、この振動波は、先ず、Ａ
点に最も近い位置に存在するピックアップ３′及び３に
最初に到達するので、これらピックアップ３′及び３か
らの各検知信号がコントローラ６の各リセットスタート
発生回路９及び９′をトリガーし、各リセットスタート
発生回路９及び９゛から第１のクロックカウンタ群１３
のクロックカウンタ１０乃至１２及び第２のクロックカ
ウンタ群１３’のクロックカウンタ１０’乃至１２′に
リセット信号が出力される。従って、各クロックカウン
タ１０乃至１２及び１０’乃至１２’は動作を開始し、
パルス発振器１４からのパルスを計数する。そして、最
初に振動波が到達するピックアップ３及び３′の検知信
号は、各リセットスタート発生回路９及び９′に入力さ
れると共に、クロックカウンタ１０及びｌＯ′にも計数
停止信号として入力される。よって、最初に振動波が到
達したピックアップ３及び３′に接続されたクロックカ
ウンタｌＯ及び１０′の計数値はｒＯＪに保持され、こ
の値を基準にして他のクロックカウンタ１１．１２及び
１１′、１２’が上述したように、パルス発振器１４か
らのパルスを計数する。

次に、打鍵ペンにて発生した振動波がピックアップ５及
び５′に到達すると、これらピックアップ５及び５′の
各検知信号がクロックカウンタ１２及び１２’に計数停
止信号として入力されるので、クロックカウンタ１２及
び１２′は計数動作を停市する。また、最後に振動波が
ピックアップ４及び４′に到達すると、これらピックア
ップ４及び４′の各検知信号がクロックカウンタ１１及
び１１’に計数停止信号として入力されるので、クロッ
クカウンタ１１及び１１′は計数動作を停止する。

一方、レベル比較器１５にはピックアップ４及び５の検
知信号とピックアップ４′及び５′の検知信号とが入力
されるが、上記Ａ点と一方のピックアップ４及び５との
距離は他方のピックアップ４′及び５′とのそれより小
さいので、一方のピックアップ４及び５からの出力レベ
ルが大きくなる。従って、レベル比較器１５からはＣＰ
Ｕ８に選択信号が出力される。ＣＰＵ８はこの選択信号
が入力されると、第３図に示すように、第１のクロック
カウンタ群１３のクロックカウンタ４及び５からの出力
レベルが大きいと判断し、ＲＯＭ７の第１の座標変換テ
ーブルより基準とすべきクロックカウンタ、上記の例で
はクロックカウンタ１０のアドレスを読み出す０次に、
ＣＰＵ８は、二番目に振動波を検知したクロックカウン
タ、上記の例ではクロックカウンタ１２の計数値を読み
込み、この計数値を上記アドレスに基づいて第１の座標
変換テーブル内の対応する値と比較し、近い値の有無を
判断する。近い値が存在すると、最後に振動波を検知し
たクロックカウンタ、上記の例ではクロックカウンタ１
１の計数値を読み込み、この計数値を上述したと同様に
座標変換テーブル内の対応する値と比較し、近い値の有
無を判断する。そして、近い値が存在する場合には、基
準とするクロックカウンタ１０のアドレス及び上記百計
数値に基づいてＲＯＭ７の座標データ部を検索し、上記
Ａ点に対応するＸ−Ｙ座標が格納されているアドレスを
読み出し、このアドレス情報をホスト側のＣＰＵへ転送
する。

これに対して、第１図においてＡ′点が打鍵された場合
には、Ａ′点は一方のピックアップ４及び５よりも他方
のピックアップ４′及び５′に近いので、他方のピック
アップ４′及び５′からの出力レベルが太きくなり、レ
ベル比較器１５からはＣＰＯ２に選択信号が出力されな
い、ＣＰＵ８は選択信号が入力されない場合には、第２
のクロックカウンタ群１３′のクロックカウンタ４′及
び５′からの出力レベルが大きいと判断し、ＲＯＭ７の
第２の座標変換テーブルよりクロックカウンタ１０′の
アドレスを読み出す、そして、ＣＰＵ８は、二番目に振
動波を検知したクロックカウンタ１２’の計数値及び最
後に振動波を検知したクロックカウンタ１１’の計数値
を読み込むと共に各計数値を第２の座標変換テーブル内
の対応する値と比較し、これらの計数値及び上記アドレ
スからＲＯＭ７の座標データ部を検索して上記Ａ′点に
対応するＸ−Ｙ座標が格納されているアドレスを読み出
し、更にこのアドレス情報をホ、スト側のＣＰＵへ転送
する。

このように、各ピックアップ群の出力レベルを比較し、
基板ｌの打鍵位置に近いピックアップ群を選択すると、
該ピックアップ群が振動波が大きく減衰する前に検知信
号を出力することから、対応するクロックカウンタ群に
レベルの大きな検知信号を送出することができる。従っ
て、誤動作の著しく少ないクロックカウンタ群の計数値
にて座標データを検索することができるので、正確に打
鍵位置に対応する座標データを得ることができる。

尚、上記実施例では、一対のピックアップ群２．２′に
一対のクロックカウンタ群１３．１３′を対応させたが
、３以上のピックアップ群に３以上のクロックカウンタ
群を対応させるようにしてもよい。

（発明の効果） 本発明によれば、検知信号レベルの最も大きいピー、ク
アップ群を選択し、該ピックアップ一群からの検知信号
にて計数動作したクロックカウンタ群の計数値、即ち、
誤動作の著しく少ないクロックカウンタ群の有する計数
値にて記憶手段を検索するようにしたことで、打鍵位置
の座標データを高精度で検出することができる。

【図面の簡単な説明】

第１図は本発明に係る入力装置のブロック図、第２図は
本発明に係るコントローラの内部構成を示すブロー２り
図、第３図は動作フローチャートである。 １−−一−−−−−−基板、 ２．２”−−−一−−ピックアップ群、３乃至５−−−
、−−−ピックアップ、３′乃至５’−一−−／／ ７−−−−−−−−−ＲＯＭ。 ８−−−−−−−−−ＣＰＵ、 １０乃至１２−−−−クロックカウンタ。 １０’乃至１２’　−−ｔｔ １３．１３’−−ｍ−クロックカウンタ群、１５−−−
−−−−−レベル比較器。 第２図

Claims (1)

【特許請求の範囲】
1. 任意の位置が打鍵される基板と、該基板上に設けられ、
   前記打鍵にて基板で発生し、伝播する振動波をそれぞれ
   が時間差を有して検知する複数のピックアップから成る
   少なくとも一対のピックアップ群と、該ピックアップ群
   に対応して設けられ、各ピックアップ群から出力される
   検知信号の時間差をそれぞれパルス計数値で対応させる
   複数のクロックカウンタ群と、前記基板の打鍵位置を前
   記各クロックカウンタ群の計数値に対応させて座標デー
   タとして記憶している記憶手段と、前記複数のピックア
   ップ群からの各検知信号レベルを比較し、検知信号レベ
   ルの最も大きいピックアップ群を選択するレベル比較手
   段と、該レベル比較手段からの選択信号で前記選択した
   ピックアップ群に対応するクロックカウンタ群の計数値
   を取り込み、前記記憶手段を検索して対応する座標デー
   タを読み出す制御手段とを備えることを特徴とする入力
   装置。