JPS61172428A

JPS61172428A - デイジタルフイルタ

Info

Publication number: JPS61172428A
Application number: JP60013719A
Authority: JP
Inventors: Yoshiro Tsuchiyama; 吉朗土山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-01-28
Filing date: 1985-01-28
Publication date: 1986-08-04
Also published as: JPH0347773B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ディジタルフィルタに関するものであり、特
にモータの速度制御回路における補償用フィルタのディ
ジタル化に関するものであるＱ従来の技術まず、本発明に関連する、モータの速度制御回路の構成
について説明する０第６因はモータの制御回路図である
。モータ７１につけられた回転速度検出器７２（例えば
周波数発電器）よシ得られた回転速度情報は、速度比較
器７３により基準速度と比較されて、速度誤差信号を得
るＯこの速度誤差信号を補償用フィルタ７４に入力し、
モータ駆動指令値（例えば電流指令値）を得る。モータ
駆動指令値は、駆動回路７５に入力され、モータ７１を
駆動する。ここで補償用フィルタとしては、第７図に示
すような構成のフィルタがよく用いられる。このフィル
タは、演算増幅器７６ｆｔ用いており、直流成分に対す
る利得はほぼ無限大となシ、このようなフィルタを用い
ることによシ、低周波取分の外乱を大きく抑圧すること
ができるものである。

次に第７図で示すフィルタ全ディジタル化（パルス伝達
関数化）することを考える。すなわち双一次変換なる手
法で近似を行なう。これは、次の式によりラプラス変換
のＳ−領域から２変換の２−領域への写像を行なう。

これを第７図のフィルタの伝達関数３Ｂ）＝（１＋ｃＲ
２ＳしＣＲ１５に代入すると、パルス伝達開数Ｈ（ｚｌ
が次のように得られる。

ば、第８図に示す回路図が得られる。第８図においてｚ
−１は１サンプル期間の遅延を示す。

第９図は第８図で示したフィルタの実行手順を示したも
のであり、この処理を一定期間Ｔ毎に実行する。すなわ
ち第９図において、ブロック８゜において入力値とそれ
まで積算されてきた値Ｖとを加算し、新しい積算値Ｕを
得る。これは第８図における入力と巡回部の加算点に対
応するものである。次にブロック８１においては、積和
演算を行なう。すなわち、新しい積算値Ｕに係数とを乗
じ、前回の積算値Ｖに係数すを乗じ、得られた積の差を
とり、出力とする。さらにブロック８２において新しい
積算値Ｕを前回の積算値Ｖに転送することによシ、次回
の演算の準備を行なう。この処理は第８図における２　
に対応している。これでフィルタ演算処理は終了する。

このようなフィルタを用いることにより、抵抗、コンデ
ンサなどの部品は不要となり、回路のＬＳＩ化が容易に
なるものである。

発明が解決しようとする問題点さて、第８図のような構成のフィルタを第６図で示すよ
うなモータ速度制御に用いる場合を考える。例えば、次
の伝達関数Ｇ（８）をもつフィルタを考える。

これｆｔＴ＝１ｍｓのサンプル周期でパルス伝達関数化
すると、次のようになる。

となる。

このフィルタにおける各変数の語長（ｂｔ　を数）を考
える。例えば入力値を８ｂｉｔとすると、その値は−１
２７から＋１２８までとなる。次に積算値Ｕ及び■のｂ
ｉｔ数を１２ｂｉｔとするとその値は−２０４７から＋
２０４８までとなる。次に係数ａ及びｂのｂｔｔ数を５
ｂｔｔとする。したがって係数を乗じた結果は２０ｂｉ
ｔとなる＼（ただし、係数ａ、及びｂには１　／２５６
なる定数があり、以後は小数点がａｂｉｔずれているこ
とになる。）さて、このようなフィルタで、入力値がゼ
ロでなくなった場合を考える。例えば、充分長い期間、
入力値が正となったとすると、積算値Ｕ及びＶは時間と
ともに増大し、ついに最大値＋２０４８になシ、飽和す
る。また、このときの出力値は、、、Ｘ２０４８＝８と
なる。次に入力値が負となると、積算値Ｕ及びＶは時間
がたつと最小値−２０４７になシ飽和する。

そしてそのときの出力値は、−Ｘ（−２０４７）＝−（
８２５６）となる。すなわち、充分低い周波数に対して
ダイナミックレンジが狭いことになる。

一般に、積算値のｂｔｔ数をｎ、係数ａ、ｂの小数点を
ずらすｂｉｔ数ｉｋとすると、このフィルタのＤＣ出力
値ｔｉ、ｌ／！小値チー（２”−’−１）／２’　、　
最大値で　２ｎ−１７２ｋ　となるため、ｎが大きくな
いとダイナミックレンジがとれないことになる（なお、
なわち、ａとｂはできるだけ接近した値としている。）このようなフィルタをモータの速度制御に用いる場合、
次のことが問題となる０フイルタの出力はモータの電流
指令や電圧指令に対応するため、ダイナミックレンジが
不足すると、起動時や、大きな負荷がかかった場合、対
応することができなくなることがある。このため、積算
値の語長を大きくとる必要がある。ところが、語長の大
きい数値の乗算を行なうことは、回路的負担が大きいた
め、実用上問題を生じる。

問題点を解決するための手段上記問題点を解決するために、ディジタルフィルタのダ
イナミックレンジが不足していること、又は、不足する
原因が発生していることを検出する手段と、この検出手
段の出力結果に応じてディジタルフィルタ出力の中心値
を可変する手段を設けたものである。

作　　用本発明では、上記構成によシ、モータの負荷が増大して
、フィルタのダイナミックレンジ内で制御不可能になる
と、フィルタ出力信号を可変し、ダイナミックレンジの
中心を変えるため、実質的なダイナミックレンジの確保
ができるものであ一実施例第１図は本発明のディジタルフィルタの一実施例を示す
回路図である。第１図において、遅延回路１．乗算器２
及び３．加算器６及び６により構成される部分は、従来
と同じ構成のディジタルフィルタである。さらに、入力
信号を直流成分検出器４に入力し、入力信号の直流成分
を検出する。

検出された直流成分に応じて出力側の加算器６へ出力信
号の中心値を出力する。加算器６は直流成分検出器４の
出力に応じて中心値を変化させた信号を出力する。

第２図は第１図における直流成分検出器４の動作原理を
示すフローチャートである。まず、ブロック１０におい
て、フィルタへの入力値がしきい値ｘＨよシ大か否かを
調べる。しきい値Ｘ、を越えていればブロック１２へ飛
び、そうでなければブロック１１へ飛ぶ。ブロック１１
では、入力値が別のしきい値ＸＩ、より小か否かを調べ
る。しきい値ｘＬ、！″シ小さければブロック１７へ飛
び、そうでなければブロック２２へ飛ぶ。ここでｘＬ。

ＸＨは次のように選んでおく。

ＸＬ：　　１．　　　ＸＨ＝＋１このため、ブロック１０及び１１の処理は、入力値の大
小により、大きい順にブロック１２．ブロック２２．ブ
ロック１７に分岐するものである。

まず、入力値が大きい場合は、ブロック１２により、ｘ
Ｌカウンタをクリアする。ＸＬカウンタは、入力値が小
さい状態をカウントするものである。次にブロック１３
においてｘＨカウンタヲ＋１する。ｘＨカウンタは、入
力値が大きい状態をカウントするものである。次にブロ
ック１４において、ｘＨカウンタが定数Ｎ以上になって
いないかを調べる。Ｎ未満であればこの処理を終了する
。

Ｎ以上であればブロック１６に飛び、中心値の内容、す
なわちフィルタの出力値の中心値を＋１する０さらにブ
ロック１６においてＸＨカウンタをクリアして処理を終
了する。

次に、入力値が小さい場合は、ブロック１７により、Ｘ
Ｈカウンタをクリアする。次にブロック１８においてｘ
Ｌカウンタを＋１する。そしてブロック１９において、
ＸＬカウンタが定数Ｎ以上になっていないかを調べるＯ
Ｎ未満であればこの処理を終了する。Ｎ以上でめればブ
ロック２ｏにおいて、中心値、すなわちフィルタ出力値
の中心Ｍｋ−１する。さらにブロック２１においてｘＬ
カウンタをクリアして処理を終了する。

次に入力値がＸＬとＸＨの中間である場合には、ブロッ
ク２２及び２３によシｘＨカウンタ及びｘＬカウンタｔ
クリアして処理を終了する。

すなわち第２図の処理は、入力値がＮ回連続でｘＨを超
えていると、その都度フィルタ出力の中心値を＋１して
いき、入力値がＮ回連続でＸＬを下回っていると、その
都度フィルタ出力の中心値を−１していくものである。

すなわち、入力に直流成分もしくは極めて低い周波数の
成分があると、フィルタ出力値の中心値はそれに追従し
て変化するものである。このため、モータの負荷が大き
くなっても、モータは停止することなく回転し、さらに
逆にモータの負荷が極度に軽くなっても、モータの制御
は可能になる。

第３図は本発明におけるフィルタ演算の実行手順を示し
たフローチャートである。ブロック３０において、それ
までの積算値■と入力値とを加算し、新しい積算値Ｕを
得る。これは従来と同じでアル。次にブロック３１にお
いて、従来と同様、積和演算を行なう。すなわち、新し
い積算値Ｕに係数ａを乗じ、前回の積算値Ｖに係数すを
乗じ、得られた積の差をとる。さらに、得られた差に、
第２図で説明した中心値を加え、その和を出力する。次
に従来と同様に、ブロック３２で、新しい積算値Ｕを前
回の積算値Ｖに転送することによシ、次回の演算の準備
を行ないフィルタ演算処理を終了する。なお、本実施例
で示す直流取分検出の実行は、フィルタ演算の実行と回
期しても、していなくてもかまわない。またフィルタ実
行に比べて充分遅くてもかまわない。また本実施例では
、各処理手順を７０−チャートを用いて説明したが、同
じことは、ソフトウェアによらなくて、回路のみでも実
現することは容品である。

第４図は本発明のディジタルフィルタの他の実施例を示
す回路図である。第４図において、遅延回路４１９乗算
器４２及び４３．加算器４５及び４６によシ構成される
部分は、従来と同じ構成のディジタルフィルタである。

さらに巡回部の値を連続飽和検出器４４に入力し、飽和
量を検出する。

検出された連続飽和量に応じて出力側の加算器４６へ出
力信号の中心値を出力する。

第６図は第４図における連続飽和検出器４４の動作原理
を示すフローチャートである。まず、ブロック６ｏにお
いて、フィルタ内部の積算値Ｕが正方向に飽和している
か否かを調べる。正方向に飽和していればブロック６２
へ飛び、そうでなければブロック５）へ飛ぶ。ブロック
５）では、入力値が負方向に飽和しているか否かｔ−調
べる。負方向に飽和していればブロック６７へ飛び、そ
うでなければブロック６２へ飛ぶ。すなわち、ブロック
６ｏ及び５１の処理で、積算値Ｕが正方向に飽和してい
れば、ブロック５２．負方向に飽和していればブロック
６７へ、どちらにも飽和していなければブロック６２へ
それぞれ分岐するものである。

まず、正方向に飽和している場合は、ブロック６２によ
り、負飽和カウンタをクリアする。負飽和カウンタは、
積算値Ｕが負方向に飽和している状態をカウントするも
のである。次にブロック６３において正飽和カウンタを
＋１する。正飽和カウンタは、積算値Ｕが正方向に飽和
している状態を・　　カウントするものである。次にブ
ロック６４において、正飽和カウンタが定数Ｎ以上にな
っていないかを調べる。Ｎ未満であればこの処理を終了
する。Ｎ以上であればブロック６６に飛び、中心値の内
容、すなわちフィルタの出力値の中心値トする。さらに
ブロック５６において正飽和カウンタをクリアして処理
を終了する。

次に、積算値Ｕが負方向に飽和している場合は、ブロッ
ク６７によシ、正飽和カウンタをクリアする。次にブロ
ック６８において負飽和カウンタを＋１する。そしてブ
ロック５９において、負飽和カウンタが定数Ｎ以上にな
っていないかを調べるＯＮ未満であればこの処理を終了
する。Ｎ以上であればブロック６０において、中心値、
すなわちフィルタ出力値の中心値を−１する。さらにブ
ロック５）において負飽和カウンタをクリアして処理を
終了する。

次に積算値Ｕがどちらにも飽和していない場合には、ブ
ロック６２及び６３によシ正飽和カウンタ及び負飽和カ
ウンタをクリアして処理を終了する０すなわち第６図の処理は、積算値ＵがＮ回連続で正方向
に飽和していると、その都度フィルタ出力の中心値を＋
１していき、積算値ＵがＮ回連続で負方向に飽和してい
ると、その都度フィルタ出力の中心値を−１していくも
のである。すなわち、負荷が変化して、出力のダイナミ
ックレンジ不足によりモータ速度が変化して、フィルタ
入力値が、正又は負にずれてしまって、フィルタ巡回部
の積算値Ｕが飽和してしまっても、連続飽和検出器によ
り、フィルタ出力値の中心を追従させるので、再びモー
タ速度は一定に制御されるようになる。

なお、本実施例におけるフィルタ演算は第１の実施例と
同じになる。

また、本実施例においては、フィルタ内部の飽和を検出
しているが、飽和のかわりに、充分大きい値をしきい厘
としても使ってもよい０これは、中心値の可変量が出力
の最小分解能に対応しているため、フィルタの線形領域
で中心値が変動しても、変動量は微小であり、モータ制
御系での影響は小さいためである。

ま念、実施例として、入力信号から検出する方法、フィ
ルタ内部の巡回部の値から検出する方法を述べたが、他
に、出力信号の出力幅をあらかじめ調べ、出力信号の飽
和による方法も可能である。

発明の効果以上述べたことから明らかなように、本発明はフィルタ
内部の変調の語長を増やすことなく、出力のダイナミッ
クレンジを確保することができるものであり、その効果
は大きい。さらに、本発明はマイクロコンピュータのプ
ログラムでも実施できる形態になっておシ、実施形態に
制限はない０

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は同実施例における直流成分検出器の動作原理を示すフ
ローチャート、第３図は同実施例におけるフィルタ演算
の動作原理を示すフローチャート、第４図は本発明の他
の実施例の構成を示す回路図、第５図は同実施例におけ
る連続飽和検出器の動作原理を示すフローチャート、第
６図はモータの速度制御回路図、第７図は同制御回路に
用いるアナログフィルタの一例を示す回路図、第８図ハ
従来のディジタルフィルタの構成を示す回路図、第９図
は従来のディジタルフィルタの動作原理を示すフローチ
ャートである。１．４１・・・・・・遅延回路、２，３，４２．４３・
・・・・・乗算器、４・・・・・・直流成分検出器、４
４・・・・・・連続飽和検出器。第１図第２図第３図第４図１Δ 第５図第６図第８図第９図

Claims

【特許請求の範囲】

（１）少なくとも１つの巡回部を有するディジタルフィ
ルタの出力ダイナミックレンジが不足していること、も
しくは不足する原因が発生していることを検出する検出
手段と、この検出手段の出力に応じてフィルタ出力の中
心値を可変する手段を備えたことを特徴とするディジタ
ルフィルタ。
（２）検出手段が、フィルタ入力信号の直流成分を検出
する手段である特許請求の範囲第１項記載のディジタル
フィルタ。
（３）直流成分を検出する手段は、入力信号が一定期間
以上連続して一定のしきい値を超えていることを検出す
る特許請求の範囲第２項記載のディジタルフィルタ。
（４）検出手段が、巡回部の信号の飽和を検出する手段
である特許請求の範囲第１項記載のディジタルフィルタ
。
（５）飽和を検出する手段は、一定期間以上連続して飽
和していることを検出する特許請求の範囲第４項記載の
ディジタルフィルタ。
（６）フィルタ出力信号の中心値の１回当りの可変量が
、この出力信号の最小分解能に等しい特許請求の範囲第
１項記載のディジタルフィルタ。