JPS61174652A - セラミツク基板およびこれを用いた混成集積回路 - Google Patents

セラミツク基板およびこれを用いた混成集積回路

Info

Publication number
JPS61174652A
JPS61174652A JP60014903A JP1490385A JPS61174652A JP S61174652 A JPS61174652 A JP S61174652A JP 60014903 A JP60014903 A JP 60014903A JP 1490385 A JP1490385 A JP 1490385A JP S61174652 A JPS61174652 A JP S61174652A
Authority
JP
Japan
Prior art keywords
ceramic substrate
substrate
heat
layer
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60014903A
Other languages
English (en)
Inventor
Chukei Kaneko
金子　忠敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60014903A priority Critical patent/JPS61174652A/ja
Publication of JPS61174652A publication Critical patent/JPS61174652A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は放熱効果が高く混成集積回路の実装に好適なセ
ラミック基板とこれを用いた混成集積回路に関するもの
である。
従来の技術 混成集積回路は、セラミック等の絶縁基板上にトランジ
スタ等の能動素子および抵抗やコンデンサ等の受動素子
を取り付け、金属薄膜ならびに金属細線でこれらの素子
間を連結することにより形成されるが、従来は、絶縁基
板として純度が９０〜９９％のアルミナ基板がよく用い
られている。
ところで、電力用トランジスタのように発熱の大きな素
子をアルミナ基板上に取り付けた場合、アルミナ基板の
熱伝導率がそれほど高いものではないため、動作時に発
生する熱の放散が十分におこなわれず、トランジスタ素
子は勿論のこと、混成集積回路全体が高温になり動作特
性が劣化する。
また、時には、動作不良を起こすこともある。
この対策として、従来、第３図に断面構造を示すように
、金属でできた放熱板１の上にアルミナ基板２が固定さ
れ、この表面に電極配線層３を形成し、さらに、この電
極配線層３とトランジスタ素子４との間に、銅あるいは
べＩＪ　ＩＪア等の熱伝導の良い放熱ブロック６が介装
した構造が採用されている。なお、ベリリアを使用した
場合、これが絶縁体であるため表面に金属膜を被着等し
てトランジスタ素子と電極配線層を接続する配慮が払わ
れる。
この構造によれば、トランジスタ素子４から発生した熱
が熱伝導のよい放熱ブロック６に効率よく伝達されるた
め熱放散が良好となり熱抵抗を下げることができる。
なお、６はトランジスタ素子４の電極と電極配線層３と
の間を接続するポンディングワイヤ、７は印刷抵抗体で
ある。
発明が解決しようとする問題点 このような構造とするならば、熱放散が良好となり、所
期の目的は達成される。しかしながら、銅あるいはべり
リア等の放熱ブロックを介装させる必要があシ、製造時
の工程数が増加し、コストが高くなる問題点がある。ま
た、放熱ブロックをベリリアとした場合、熱伝導特性が
よく、シかもその熱膨率が半導体基板のそれに近いため
熱歪を抑制することができるが、これの入手が極めて困
難であり、しかも高価であるため大幅なコストアップの
原因になる。
また、この構造はトランジスタ等の能動素子の放熱にだ
け配慮を払った構造であり、混成集積回路の製作に際し
て能動素子とともに印刷抵抗やセラミックチップコンデ
ンサ等の受動素子で発生する熱もアルミナ基板を介して
放熱されることになる。ところで、このアルミナ基板の
放熱特性はそれほど良好ではない。このため回路設計上
の制約が生じること、あるいは回路部品相互間の距離を
十分にとる必要があり集積度を高めることが困難となる
ことなど問題があった。
問題点を解決するための手段 本発明は従来用いられているセラミック基板にくらべて
はるかに良好な放熱特性を示すセラミック基板とこれを
用いた混成集積回路の提供を意図するもので、本発明の
セラミック基板は、少なくとも一方の主面側にベリリウ
ムイオンが注入され、さらに熱処理が施されたセラミッ
ク基板の前記ベリリウムイオンの注入側表面上に配線層
を形成した構造をもち、また、混成集積回路の構成は、
表面にベリリウムイオンを注入し、さらに熱処理を施し
て形成したセラミック基板上に、回路構成部品を固着し
たものとなっている。
作用 本発明によれば、ベリリウムのイオンを注入し、さらに
熱処理を施すことにより、表面の浅い部分にベリリアと
セラミック基板の構成主剤とが混在した熱伝導のよい層
が形成され、このことによシセラミック基板の放熱特性
が改善される。また、このセラミック基板を用いるなら
ば、混成集積回路から放熱ブロックを排除することがで
きる。
実施例 本発明のセラミック基板とこれを用いて形成した混成集
積回路について第１図および第２図を参照して説明する
。
第１図は、本発明のセラミック基板の構造を示す断面図
であり、純度が９６％のアルミナ基板８の表面に例えば
ドーズ量１Ｘ１０　／ｄの条件でベリリウムイオンを表
面から６μｍの深さまで注入し、所定の熱処理を施し、
ベリリアとアルミナが混在した層９を形成し、さらに、
この表面に配線層１０を形成した構造である。
ところで、純度９６％のアルミナの熱伝導率が約０．０
５　ｄ　／ａｓ・ｓｅａ・°Ｃであるのに対してベリリ
アの熱伝導率は約０．５８　ａｔ　／　ｃｙｘ・８６０
・℃と約１０倍も大きい。本発明のセラミック基板の層
９を上記の条件で形成した場合、この層９の中にはべり
リアが体積比で約３０％存在し、この混在層９の熱伝導
率は０．２１　ｄ　／ｃＮ−８６０、’Ｃとなり、上述
したベリリアそのものの熱伝導率はどではないにしても
、アルミナ基板の熱伝導率より約４倍の大きさとなる。
第２図は以上説明した本発明のセラミック基板を用いて
構成した混成集積回路の構造図であり、受動素子である
抵抗１１やコンデンサ（図示せず）をセラミック基板上
の電極配線層１０間に設け、また能動素子であるトラン
ジスタ素子１２を電極配線１０の上に直接取シ付け、さ
ら、にトランジス夕素子１２の表面に形成された電極と
電極配線層］１ｏとの間をボンディングワイヤ１３で接
続したのち、アルミナ基板を放熱板１４に固定した構造
となっている。
なお、上記の実施例で示したセラミック基板、すなわち
、表面から６μ重の深さまでベリリウムイオンをドーズ
量１×１ｏ　／ｄの条件で注入したアルミナ基板にトラ
ンジスタ等の発熱体を取り付けた場合、発熱体の面積が
見かけ上鉤６０％増加したと等しい効果が得られ、従っ
て結果的に熱３伝導率は約６０％大きな値となる。
以上セラミック基板としてアルミナ基板を例示して本発
明を説明したが、アルミナ基板に限定されるものではな
く、フォルステライト（２Ｍｇｏ・５ｉｎ２）板、　ス
テアｆｉ　イト（Ｍｇ０４１Ｃｈ　）板あ″るいはガラ
ス板など他の基板を用いることもできる。
発明の効果 以上のように、本発明のセラミック基板には、これの構
成主剤とベリリアの混在層が存在する六。
め熱伝導率が飛躍的に向上する。また、このセラミック
基板を用いた混成集積回路では混在層に回路部品が取り
付けられるため、トランジスタに限らず回路部品のすべ
ての発熱体の直下からアルミナ基板表面に沿って早期に
熱が拡散され、しかるのち、熱流のモデルである４６°
近似の熱放散が行われるため見かけ上熱抵抗艇減少した
効果が奏される。したがって等発熱量の発熱体を本発明
のセラミック基板と混在層のない通常のセラミック基板
とにとりつけた場合とを比較すると、本発明のセラミッ
ク基板では回路部品の温度上昇をおさえる効果がすこぶ
る大きい。このため回路部品の取り付は間隔を狭めて集
積度を高め、さらに設計の自由度を大きく取ることがで
きる。
また、熱抵抗を小さくできるため、従来のものより大き
な発熱量の回路部品を取シ付けることもできる。
【図面の簡単な説明】
用いた混成集積回路の断面図、第３図は従来の混成集積
回路の断面図である。 ８・・・・・・アルミナ基板、９・・・・・・ベリリア
とアルミナ混在層、１０・・・・・・電極配線層、１１
・・・・・・抵抗、１２・・・・・・トランジスタ素子
、１３・・・・・・ボンディングワイヤ、１４・・・・
・・放熱板。

Claims (3)

    【特許請求の範囲】
  1. （１）少なくとも一方の主面側にベリリウムイオンが注
    入され、さらに熱処理が施され、前記ベリリウムイオン
    注入側表面上に配線層を形成したことを特徴とするセラ
    ミック基板。
  2. （２）表面にベリリウムイオンを注入し、さらに熱処理
    を施して形成したセラミック基板上に、回路構成部品を
    固着したことを特徴とする混成集積回路。
  3. （３）セラミック基板がアルミナ基板であることを特徴
    とする特許請求の範囲第２項記載の混成集積回路。
JP60014903A 1985-01-29 1985-01-29 セラミツク基板およびこれを用いた混成集積回路 Pending JPS61174652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60014903A JPS61174652A (ja) 1985-01-29 1985-01-29 セラミツク基板およびこれを用いた混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60014903A JPS61174652A (ja) 1985-01-29 1985-01-29 セラミツク基板およびこれを用いた混成集積回路

Publications (1)

Publication Number Publication Date
JPS61174652A true JPS61174652A (ja) 1986-08-06

Family

ID=11873949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60014903A Pending JPS61174652A (ja) 1985-01-29 1985-01-29 セラミツク基板およびこれを用いた混成集積回路

Country Status (1)

Country Link
JP (1) JPS61174652A (ja)

Similar Documents

Publication Publication Date Title
JP3053298B2 (ja) 半導体装置
US4700273A (en) Circuit assembly with semiconductor expansion matched thermal path
US5943213A (en) Three-dimensional electronic module
TW571415B (en) Double side connected type semiconductor apparatus
JPH06252285A (ja) 回路基板
JP2004095586A (ja) 電気装置および配線基板
JPH11204700A (ja) 放熱フィン一体型パワーモジュール
JP3217336B2 (ja) 半導体装置
CN117480602A (zh) 半导体模块
US6147393A (en) Isolated multi-chip devices
JPH0982857A (ja) マルチチップパッケージ構造
KR100771262B1 (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
JP3193142B2 (ja) 基 板
JPH01214048A (ja) 半導体集積装置
JP2919674B2 (ja) 混成集積回路
JP3036256B2 (ja) 半導体装置
JPH11135692A (ja) 集積回路
JP2612455B2 (ja) 半導体素子搭載用基板
US9991191B2 (en) Electronic power device with flat electronic interconnection structure
JP2001068606A (ja) 自動車用制御コントロールユニットおよびその製造方法並びにｉｃチップパッケージ
JPH033264A (ja) 半導体装置
JPS61147554A (ja) ハイブリツドｉｃモジユ−ル
JP2583507B2 (ja) 半導体実装回路装置
JPH05114665A (ja) 放熱性基板
JP2674336B2 (ja) パワー用混成集積回路の製造方法