JPS61176209A - フロ−テイング・ウインドウ・スイツチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 比較されるべき電流をそれぞれ発生する直列に接続され
た２つの非線形電流源よりなる電流比較回路と、この電
流比較回路にお（プる２つの非線形電流源の接続点の電
位にＪ：つてオン、オフされるＭＯＳ　　ＦＥＴよりな
るフローティング・スイッチとから構成されるフローテ
ィング・スレシホールド・スイッチング回路が２対設け
られている。２つのフローティング・スイッチが直列に
接続されることによりフロ−ティング・ウィンドウ・オ
ン・スイッチング回路が、２つのフローティング・スイ
ッチが並列に接続されることによりフローティング・ウ
ィンドウ・オフ・スイッチング回路がそれぞれ実現され
る。

目　　　　　次 （１）発明の背景 （１１）技術分野 （１２）従来技術 （２）発明の概要 （２１）発明の目的 （２，２）発明の構成と効果 （３）実施例の説明 （３゜１）グランディト・スイッチとフローティング・
スイッチ ’（３，２）フローティング・スレシホールド・スイッ
チング回路 （３３）フローティング・ウィンドウ・スイッチング回
路 （３，３，１）ウィンドウ・オン・スイッチング回路 （３，３，２）ウィンドウ・オフ・スイッチング回路 （３，４）リテラル回路およびクローズド・インターバ
ル回路 （３５）一致（デルタ・リテラルＪファンクション）回
路おｊ；びデルタ・インターバル回路 （３，６）パイラテラルニゲ−１〜 （３，７）コンブリメント・リテラル回路（３，８）　
ｈオペレータ回路 （１）発明の背景 （１，１）技術分野 この発明は、多値論理回路システム、アナログ回路シス
テム等における基本回路たとえばリチラル回路やＴゲー
トの基本構成要素となるフローティング・ウィンドウ・
スイッチング回路に関する。

（１，２）従来技術 ］ンピュータをはじめとする多くのディジタル回路シス
テムの基礎となる２値論理のもついくつかの限界を補完
ないしは克服するものとして多値論理およびその演算回
路の研究が盛んに行なわれている。２値論理がＯと１の
２つの値を取扱い、２値論理回路システムで用いられる
信号がこれら２つの値に対応した２つのレベルをとるの
に対して、多値論理は３つ以上の値を取扱い、多値論理
回路シテムで用いられる信号は３つ以上のレベルをとる
。

多値論理（回路システム）は２値論理（回路シテスム）
と比較して次のような利点をもっているといわれている
。

１）０と１の間の不確定な状態の記述が可能である（た
とえば３（「■の場合）。

２）ＩＣ基板上の配線領域およびピン数を減少させるこ
とができ、実効的な集積度を高めることができる。たと
えば、６４値の場合には２値論理回路の１／６の配線領
域で足りる。

３）１０値マシンの実現によって人間と同じ論理を用い
ることが可能になるから、２値マシンで必要であったエ
ンコーダやデコーダが不要となる。

ところで、２値、多値という観点とは別に、情報処理シ
ステムで用いられる回路モードという観点からみると、
従来の回路システムは２つに分類することができる。そ
の１つは、電圧モード回路システムであり、ここでは情
報は信号電圧の大きさと極性によって表わされる。従来
の２値のディジタル回路のほとんどはこの電圧モードの
ものであり、電圧モードのいくつかの多値論理回路も報
告されている。他の１つは電流モード回路システムであ
り、ここでは情報は信号電流の大きさと向きによって表
わされる。

たとえばＩ２１回路はこの電流モード回路のカテゴリー
に属し、供給電圧が低い、遅延時間／電力の積が小さい
、高密度集積化が可能でＶｌ−３ｔに適【ノている等の
特長をもっている。Ｉ２１−回路の多値論理システムへ
の応用も報告されている。たとえば、Ｔ、Ｔｉｃｈ　Ｄ
ａｏ、”　Ｔｈｒｅｓｈｏ　ｌ　ｄｌ　　２１、　　　
ａｎｄ　　　Ｉｔｓ　　　　Ａｐｐｌｉｃ、ａｔｉｏｎ
　　　ｔｏ　　　ＢｉｎａｒｙＳｙｍｍｅｔｒｉｃ　Ｆ
ｕｎｃｔｉｏｎｓ　ａｎｄ　Ｍｕｌｔｉｖａｌｕｅｄ　
ｌ−ｏｇｉｃ　”、　ｌＨ［Ｊｏｕｒｎａｌ　ｏｆ　５
ｏｌｉｄ−３ｔａｔｅ　Ｃ１ｒｃｕ口Ｓ。

ｖｏｌ、５ｃ−１２，ＮＯ，５，４６３−４７２（１９
７７年１０月）：Ｔ。

Ｔｉｃｈ　　Ｄａｏ、［ｄｗａｒｄ　　Ｊ、ＨａｃＣｌ
ｕｓｋｅｙ　　ａｎｄ　　Ｌｅｗｉｓ　　ＫＲｕｓｓｅ
ｌｌ　、　　”　　Ｈｕｌｔｉｖａｌｕｃｄ　　　Ｉｎ
ｔｅｇｒａｔｅｄＴｎｊＯＣｔｉＯｎ　Ｌｏｇｉｃ”、
　ＩＩＩＥ　Ｔｒａｎｓ、Ｃｏｍｐｕｔ、、ｖｏｌＣ−
２６，ＮＯ，１２，ｐｐ、　１２３３−１２４１（１９
７７年１２月）。

しかしながら、１２１−回路はバイポーラ・トランジス
タによって構成されているので、この回路で用いられる
多出力電流ミラーがエラーを生じることは不可避であり
、とくにこの多出力電流ミラーの１またはそれ以上のコ
レクタが飽和したときにはこのエラーは著しくなる。し
たがって、２値論理回路システムに１２１回路を適用し
ても特に支障はないとしても、多値論理とくに１０値以
上の多値論理回路システム中に１２１回路を用いること
は極めて困伽である。

さらに、既に報告されている１２１回路において用いら
れるスイッチング回路はグランディト・スイッチを含む
ものであり、これはスイッチのオン、オフにかかわらず
電力を消費する、グランディト・スイッチを含む回路を
並列に接続する場合には逆流防止用のダイオードが必要
となるといった欠点をもつ。

（２）発明の概要 （２１）発明の目的 この発明は、多値論理回路システムのために使用しても
エラーがなくしたがって１０値以上の多値論理回路シス
テムが実現可能であり、しかもフローティング・スイッ
チを使用することによりグランディト・スイッチの持つ
欠点を克服した、多値論理回路システムやアナログ回路
システムの基本的要素となるフローティング・ウィンド
ウ・スイッチング回路を提供するものである。

（２２）発明の構成と効果 この発明によるフローティング・ウィンドウ・スイッチ
ング回路は、制御電流を発生する非線形電流源と第１の
スレシホールド値を表わす電流を発生する非線形電流源
とが直列に接続されることにより構成され、かつこれら
の非線形電流源の直列回路が一定の供給電圧により駆動
される第１の電流比較回路、制御電流を発生する非線形
電流源と第２のスレシホールド値を表わす電流を発生す
る非線形電流源とが直列に接続されることにより構成さ
れ、かつこれらの非線形電流源の直列回路が一定の供給
電圧により駆動される第２の電流比較回路、ならびに第
１および第２の電流比較回路における２つの非線形電流
源の結節点の電位によってそれぞれオン、オフ制御され
るＭＯＳ　　ＦＥＴよりなる第１および第２の７０−テ
ィング・スイッチを備えていることを特徴とする。

第１および第２のフローティング・スイッチを直列に接
続するとフローティング・ウィンドウ・オン・スイッチ
ング回路が実現され、第１および第２のフローティング
・スイッチを並列に接続するとフローティング・ウィン
ドウ・オフ・スイッチング回路が実現される。

このフローティング・ウィンドウ・スイッチング回路に
おいては、フローティング・スイッチを制御するための
信号は電圧モードである。

したがって、フローティング・スイッチによってスイッ
チされる信号が電流モードである場合には、これを「ハ
イブリッド・モード回路」と呼ぶことができる。

２つのフローティング・スイッチの直列または並列回路
は、電流源もしくは電圧源または前段の回路の出力側と
出力端子または次段の回路の入力側との間に接続され、
そこを流れる電流または電圧信号をオン、オフするため
に用いられる。電流比較回路における２つの非線形電流
源は、たとえばＭＯＳ　　ＦＥＴよりなる電流ミラーに
より構成されよう。

この発明によるフローティング・ウィンドウ・スイッチ
ング回路は、後に詳述するように、多値論理のための基
本演算回路の基本構成要素となり、このスイッチング回
路を用いて多くの演算回路を実現することができる。Ｍ
ＯＳ　　ＦＦＴを用いているからエラーがほとんど無く
、１０値以上の多値論理回路さえも容易につくることが
可能である。もちろん、この発明によるスイッチング回
路はアナログ演算のための回路システムにも適用できる
。さらに、フローティング・スイッチを用いているから
低消費電力であり、電流モードで使用したとしても並列
接続における逆流防止のためのダイオードが不要となる
など多くの利点をもっている。

（３）実施例の説明 （３，１）グランディト・スイッチとフローティング・
スイッチ 電流モード、電圧モードのいずれのモードで動作する回
路システムにおいても、これらの回路システムで用いら
れるスイッチはその接続形態にＪ：つて２種類に分（Ｊ
ることができる。グランディト・スイッチとフローティ
ング・スイッチである。電流モード回路システムにお（
Ｊるグランディト・スイッチと〕【コーティング・スイ
ッチが第１図（Ａ）おＪ：び（Ｂ）にそれぞれ示されて
いる。

第１図（Ａ）において、電流Ｊの電流源（２）と出力端
子（４）を結ぶラインの途上に結節点（５）が設けられ
、この結節点（５）とアース（または電源端子）との間
にスイッチ（１Ｇ）が接続されている。これがグランデ
ィト・スイッチである。

スイッチ（１Ｇ）は制御信号発生回路（Ｃ）から出力さ
れる制御信号によりオン、オフされる。スイッチ（１Ｇ
）がオンの場合には、電流源（２）から出力される電流
Ｊは、鎖線で示されるように、スイッチ（１Ｇ）を通っ
てアースに流れるので、出力端子（４）の出力電流■。

はＯとなる。スイッチ（１Ｇ）がオフとなると、電流源
（２）の出力電流がそのまま出力端子（４）に坦われる
から、出力型流■。はＪとなる。

第１図（Ｂ）においては、スイッチ（１［）は電流源（
２）と出力端子（４）との間に接続されている。このス
イッチ（廿）はアースから浮いているのでフローティン
グ・スイッチと呼ばれる。スイッチ（１Ｆ）がオンの場
合には電流源（２）の出力Ｍ　ｔｌ　Ｊがこのスイッチ
（１Ｆ）を通して出力端子（４）に現われるから出力電
流Ｉ。はＪとなる。スイッチ（１Ｆ）がオフとなれば、
電流源（２）の出力電流はこのスイッチ（１Ｆ）にｊ−
り遮断されるから、出力電流Ｉ。はＯとなる。

フローティング・スイッチを用いた回路と比較すると、
グランディト・スイッチを用いた回路は２つの大きな欠
点をもっている。

欠点の１つは、グランディト・スイッチを含む回路は、
このスイッチのオン、オフ状態に関係なく常に電力を消
費することである。第１図（Ａ）において、スイッチ（
１Ｇ）がオンであれば、電流Ｊはこのスイッチ（１Ｇ）
を通してアースに流れ、オフの場合には電流Ｊは出力電
流■。となる。これに対して第１図（Ｂ）のフローティ
ング・スイッチを含む回路においては、スイッチ（１Ｆ
）がオンの場合には電流Ｊは出力電流■。として流出す
るが、スイッチ（１「）がオフの場合には電流はどこに
も流れず、電力は消費されない。

グランディト・スイッチを含む回路のもう１つの欠点は
、このような回路を並列に接続した場合に顕著に現われ
る。第２図において、第１図（Ａ）に示された回路が２
つ（第２図に（ｇｌ）、（ｇ２）で示す）並列に接続さ
れ、それらの出力端子が結節点（６）で結ばれ出力端子
（７）につながっている。一方の回路（ｇｌ）にはグラ
ンディト・スイッチ（１Ｇ）が、使方の回路（ｇ２）に
はグランディト・スイッチ（２Ｇ）がそれぞれ設けられ
ている。

回路（ｇｌ）のスイッチ（１Ｇ）がオフ、回路（ｇ２）
のスイッチ（２Ｇ）がオンである状態を考える。この場
合には、回路（ｇｌ）の出力電流Ｉ。１はＪとなり、回
路（ｇ２）の出力電流Ｉ。２はＯである。回路（ｑｌ）
の出力電流Ｉ。１は結節点（６）から出力端子（７）に
流出けず、そのほと／υどが、鎖線Ｉ。で示すように、
結節点（６）および（５）からオンであるスイッチ（２
Ｇ）を通ってアースに流れてしまう。

したがって、端子（７）から流出する出力電流Ｉ。は、
（Ｉｏ１＋■ｏ２）に等しくならない。Ｉ。

−（Ｉｏ１＋■ｏ２）とするためには、第２図に鎖線（
８）で示すＪ：うに、各回路（ｑｌ）（ｑ２）の出力側
に逆流防止用ダイオードを設ける必要がある。

これに対して、第１図（Ｂ）に示されているようなフロ
ーティング・スイッチを含む回路を２つ並列に接続した
としても、上述のような不都合が生ずることはなく、出
力側に逆流防止用ダイオードを接続する必要はない。

フローティング・スイッチを含む回路がグランディト・
スイッチを含む回路に比べて上述のにうな利点をもって
いることから、以下に示す回路ではフローティング・ス
イッチが採用される。

フローティング・スイッチは、バイポーラ・１ヘランジ
スタまたはＭＯ８形ＦＥＴ　（電界効果トランジスタ）
によって構成することができる。

バイポーラ・１〜ランジスタをオン、オ′フ制御するた
めにはある程度の電力の消費が必要であるのに対して、
ＭＯＳ　　ＦＥＴの制御においては電力をほとんど要し
ない。この観点からＭＯＳＦＥＴの方がフローティング
・スイッチとして優れているといえる。以下の説明では
、各回路においてＭＯＳ　　ＦＥＴからなるフローティ
ング・スイッチが用いられる。

（３，２）フローティング・スレシホールド・スイッチ
ング回路 第３図はフローティング・スレシホールド・スイッチン
グ回路の一例を示している。フローティング・スイッチ
（１Ｆ）としてはＮチャネルＭＯＳ形ＦＥＴ　（Ｎ−Ｍ
ＯＳ　　ＦＥＴ＞が用いられており、そのトレインが電
流源（２）に、ソースが出力端子（４）にそれぞれ接続
され、サブストレートは接地されている。またこのＭＯ
ＳＦＥＴのゲートには、制御信号発生回路（Ｃ）から出
力される制御電圧が印加される。

制御信号発生回路（Ｃ）は電流比較回路であり、Ｐチャ
ネルＭＯ３形ＦＥＴ（Ｐ−ＭＯＳ　　ＦＦＴ）よりなる
電流ミラー（３１）とＮ−ＭＯＳ　　ＦＥＴよりなる電
流ミラー（３２）とから構成されている。ここに図示さ
れた電流ミラーは、２つのＭＯＳ　　ＦＥＴからなり、
これらのＦＥＴのゲートが相互に接続されかつこれらの
ゲートが一方のＦＥＴのドレインに接続されることによ
り構成される電流ミラーと等価である。もちろんソース
およびゲートを共通にして２つのＦＥＴを一基板上に容
易に集積化して作製することができる。電流ミラー（３
１）は、入力端子（３３）によってそのゲートに吐き出
し電流（流れ出す方向の電流）１１が与えられると、出
力側ドレインから同じ値の電流１１を吐き出すように作
用する。電流ミラー（３２）は、入力端子（３４）によ
ってそのゲートに吸い込み電流（流れ込む方向の電流）
Ｉ２が与えられると、出力側ドレインに同じ値の電流Ｉ
２を吸い込むように作用する。

電流ミラー（３１）のソースは正電源４−　Ｖ　Ｄに接
続され、電流ミラー（３２）のソースは接地されている
。これら２つの電流ミラー（３１）（３２）の出力側ド
レインは結節点（３５）によって相互に接続され、この
結節点（３５）がフローティング・スイッチ（１Ｆ）を
構成するＭＯＳ　　ＦＥＴのグー１〜に接続されている
。

さて、電流Ｉ　が電流Ｉ２より大ぎい場合には電流ミラ
ー（３１）がオンとなり、電流ミラー（３２）は吸い込
み出力電流Ｉ２を発生する。したがって、結節点（３５
）の電位はハイ・レベル（電源電圧子ＶＤにほぼ等しい
）になる。このハイ・レベルの電圧が７０−ティング・
スイッチ（１Ｆ）を構成するＮ　−Ｍ　ＯＳ　　Ｆ　Ｉ
Ｅ　Ｔのゲートに印加されるので、このＦＦＴはオンと
なる。したがって、電流源（２）の電流Ｊが出力電圧Ｉ
。とじて端子（４）から流出される。

逆に、電流■１が電流１２Ｊ：りも小さい場合には、電
流ミラー（３２）がオンとなり、電流ミラー　（３１）
は吐き出し出ノＪ電流１１を発生する。このため結節点
（３５）の電位はロウ・レベル（はとんどＯＶ）になる
ので、フローティング・スイッチ（１Ｆ）のＦＥＴはオ
フの状態を保つ。出力電流■。はＯである。

電流Ｉ２を一定値として固定し、電流１１を変化させた
場合に、電流■１が電流Ｉ２を超えればフローティング
・スイッチ（廿）がオンとなり、出力電流Ｉ　はＪの値
となる。電流１１が電流Ｉ２より小さくなればフローテ
ィング・スイッチ（１Ｆ）はオフとなり、出力電流Ｉ　
は０となる。第３図の回路は、電流Ｉ２をスレシホール
ド値として電流［１の値に応じて出力電流■。がＪとＯ
の２レベルに変換される。また、第３図の回路ではフロ
ーティング・スイッチが用いられている。そこで、この
ような回路を「フローティング・スレシホールド・スイ
ッチング回路」と呼ぶ。

電流■１を一定値として固定し、電流Ｉ２を変化させた
と考えた場合には、電流１１がスレシホールド値になる
。

さらに第３図の回路は興味ある特徴をもっている。すな
わち、フローティング・スイッチ（１Ｆ）をオン、オフ
制御するための信号は「電圧」信号（電圧モード）であ
る（結節点（３５）の電位）。これに対して、フローテ
ィング・スイッチ（１Ｆ）によってスイッチされる信号
（フローティング・スイッチを流れる信号）は「電流」
信号（電流モード）である。このように、電圧モードと
電流モードとが組合されて作動する回路を「ハイブリッ
ド・モード回路」と呼ぶことにする。このようなハイブ
リッド・モード回路は、電圧モードで動作する回路を制
御回路として持つこともできるし、電流モードで動作す
る回路を被制御回路および制御回路としてこれらに接続
することも可能どなるので、汎用性がきわめて高くかつ
その応用範囲が広い。

因みに制御信号発生回路（電流比較回路）（Ｃ）で比較
される信号は電流モードである。したがって、この第３
図の回路は電流／電圧／電流のモード変換を行なってい
ると言える。

第４図はフローティング・スレシホールド・スイッチン
グ回路をモデル化して示したものである。

第４図（Ａ）は、第３図における電流ミラー（３１）お
よびその入力端子（３３）を電流源（１１）に、電流ミ
ラー（３２）およびその入力端子（３４）を電流ｍ　（
１２）にそれぞれ置きかえたものである。これらの電流
源（１１）と（１２）の結節点は符号（１５）で示され
ている。電流比較回路（Ｃ）は、一般的に、２つの非直
線電流源が直列に接続されかつ一定の供給電圧によって
駆動されるものと特徴づけることができる。

第４図（Ｂ’）は、フローティング・スイッチ（１Ｆ）
としてＰ−ＭＯ’Ｓ　　ＦＥＴが用いられた回路を示し
ている。このＦＥＴは、そのソースが電流源（２）に接
続され、そのドレインが出力端子（４）に接続されてい
る。またこのＦＥＴのザブストレー１〜は電源電圧＋Ｖ
Ｄに接続されている。この回路においては、Ｉ　＜Ｉ２
で結節点（１５）の電位がロウ・レベルになったときに
ＦＦＴ（フローティング・スイッチ（１ｍがオンとなり
、出力電流Ｉ。としてＪが得られる。また、１１〉Ｉ２
で結節点（１５）の電位がハイ・レベルになると、ＦＥ
Ｔはオフとなり、出力電流■。

はＯとなる。

（３，３）フローティング・ウィンドウ・スイッチング
回路　　　− ウィンドウ・スイッチは２つの異なるスレシホールド値
をもち、制御信号の表わす値がこれらのスレシホールド
値になったときにオンからオフにまたはオフからオンに
切替わるものである。制御信号の表わす値が２つのスレ
シホールド値の間にあるときにオン状態となるのがウィ
ンドウ・オン・スイッチであり、制御信号の表わす値が
２つのスレシホールド値の間にあるときにオフ状態とな
るのがウィンドウ・オフ・スイッチである。

このようなウィンドウ・スイッチをフローティング・ス
イッチの形態で含む回路がフローティング・ウィンドウ
・スイッチング回路であり、制御信号は電流の形態で２
つの異なるスレシホールド値を表わす電流と比較される
。

フローティング・ウィンドウ・スイッチング回路は、上
述したフローティング・スレシホールド・スイッチング
回路を２つ組合わけることにより実現される。

（３，３，１）ウィンドウ・オン・スイッチング回路第
５図はウィンドウ・オン・スイッチの機能を示している
。２つの異なるスレシホールド値のうち低い方のスレシ
１１（−ルド値を表わす電流を１１高い方のスレシホー
ルド値を表わす電［ 流をＩＨとする。また制御電流をＩ。とする。

ウィンドウ・オン・スイッチは、ＩＬ≦ＩＣ≦ＩＩＩの
場合にのみオンとなり、他の揚台にはオフの状態を保つ
。

第６図は、上述の機能をもつウィンドウ・オン・スイッ
チ（Ｗ、）が２つのフローティング・スレシホールド・
スイッチ（１Ｆ）と（２Ｆ）とを直列に接続することに
にり実現される様子を示している。フローティング・ス
イッチ（１Ｆ）は、■。＜Ｉ、の場合にオフの状態を保
ち、■、≦■。どなるとオンとなる。フローティング・
スイッチ（２Ｆ）は、■　≦■Ｈの場合にオンとなり、
Ｉ　　＜Ｉｏとなるとオフの状態に移る。これらのスイ
ッチ（１Ｆ）と（２Ｅ）とを直列に接続すれば（すなわ
ちＡＮＤ論理をとれば）、■、≦■。

≦ＩＨの場合にのみオンとなるウィンドウ・オン・スイ
ッチ（Ｗ　　）が実現されることは容易に理解できよう
。

第７図は、フローティング・ウィンドウ・オン・スイッ
チング回路の種々の形態を示している。

第７図（Ａ）は、ウィンドウ・オン・スイッチ（Ｗ　　
）を構成する２つのフローティング・スイッチ（ＩＦ０
２Ｆ）としてＮ−ＭＯＳ　　ＦＥＴが用いられた回路を
示している。これらのフロー＝　　２３　− ティング・スイッチ（１Ｆ）と（２Ｆ）は電流源（２）
と出力端子（４）との間に直列に接続されている。

フローティング・スイッチ（１Ｆ）は電流比較回路（Ｃ
１）によって、フローティング・スイッチ（２「）は電
流比較回路（Ｃ２）によってそれぞれ制御される。これ
らの電流比較回路（Ｃ１）、（Ｃ２）において、非線形
電流源が（１１）（１２）、（２１０２２）で、その結
節点が（１５）、（２５）でそれぞれ示されている。

フローティング・スイッチ（１Ｆ）と電流比較回路（Ｃ
１）とにＪ：って第１のフローティング・スレシホール
ド・スイッチング回路が、スイッチ（２Ｆ）と回路（Ｃ
２）によって第２のフローティング・スレシホールド・
スイッチング回路がそれぞれ構成されている。そして、
これらのフローティング・スレシホールド・スイッチン
グ回路は第３図または第４図（Ａ）に示したものと同じ
である。電流比較回路（Ｃ１）において、電流源（１１
）からは制御電流Ｉ。が、電流ｍ　（１２）からは低い
方のスレシホールド値を表わす電流Ｉ、がそれぞれ出力
されるから、Ｉ　≦Ｉｏの場合に結節り 点（１５）の電位がハイ・レベルになりフローティング
・スイッチ（１０がオンとなる。電流比較回路（Ｃ２）
においては、電流源（２１）からは高い方のスレシホー
ルド値を表わす電流■１１が、電流源（２２）からは制
御電流Ｉ。がそれぞれ出力されるので、■ｏ≦ＩＩ＋の
場合に結節点（２５）の電位がハイ・レベルになってフ
ローティング・スイッチ（２［）がオンとなる。したが
って、ｌ［≦ＩＣ≦１Ｈの場合にのみウィンドウ・オン
・スイッチ（Ｗｎ）がオンとなり、電流源（２）から発
生する電流Ｊが出力端子（４）に出力電流Ｉ。とじて現
われる。

第７図（Ｂ）はウィンドウ・オン・スイッチ（Ｗｏ）を
構成するフローティング・スイッチ（ＩＦ０２Ｆ）とし
てＰ−ＭＯＳ　　ＦＥＴを用いた例を示している。この
フローディング・ウィンドウ・オン・スイッチング回路
を構成する２つのフローティング・スレシホールド・ス
イッチング回路は第４図（Ｂ）に示すものに対応してい
る。各電流比較回路（Ｃ１）、（Ｃ２）におＩ」る電流
源（１１）（１２）、（２１）（２２）から発生する電
流がそれぞれ対応する電流源に隣接して示されている。

第７図（Ｂ）の回路においても第５図に示すウィンドウ
・オン・スイッチの機能が達成されることは容易に理解
できよう。

第７図（Ｃ）および（Ｄ）は、ウィンドウ・オン・スイ
ッチ（Ｗ、）を相補形ＭＯ８（（、−ＭＯＳ）ＦＥＴに
より構成したフローティング・ウィンドウ・オン・スイ
ッチング回路を示している。第７図（Ａ）および（Ｂ）
との比較から、これらの回路においても所期の機能が達
成されることは容易に理解できよう。

（３，３，２）ウィンドウ・オフ・スイッチング回路第
８図はウィンドウ・オフ・スイッチの機能を示している
。ウィンドウ・オフ・スイッチは、Ｉし≦■ｏ≦ＩＨの
場合にのみオフとなり、他の場合にはオンの状態を保つ
。

第９図は、上述の機能をもつウィンドウ・オフ・スイッ
チ（Ｗｆ）が２つのフローティング・スレシホールド・
スイッチ（１Ｆ）と（２［）とを並列に接続することに
Ｊ：り実現される様子を示している。フローティング・
スイッチ（１「）は、■。＜　Ｉ　、の場合にオンの状
態を保ち、Ｉ、≦Ｉ。どなるとオフとなる。フローティ
ング・スイッチ（２Ｆ）は、ＩＣ≦ＩＨの揚台にオフと
なり、ＩＩＩ〈ＩＣとなるとオンの状態に移る。これら
のスイッチ（１Ｆ）と（２「）とを並列に接続すれば（
すなわちＯＲ論理をとれば）、■　≦■ｏ≦■＋＋の場
合にのみオフとなるウィンドウ・オフ・スイッチ（Ｗｆ
）が実現される。

第１０図は、フローティング・ウィンドウ・オフ・スイ
ッチング回路の種々の形態を示している。

第１０図（Ａ）は、ウィンドウ・オフ・スイッチ（Ｗｆ
）を構成する２つのフローティング・スイッチ（ＩＦ）
（２Ｆ）としてＮ−ＭＯＳ　　ＦＥＴが用いられた回路
を示している。これらのフローティング・スイッチ（１
［）と（２Ｆ）は並列に接続され、この並列回路が電流
源（２）と出力端子（４）との間に接続されている。フ
ローティング・スイッチ（１Ｆ）は電流比較回路（Ｃ１
）によって、フローティング・スイッチ（２Ｆ）は電流
比較回路（Ｃ２）によってそれぞれ制御される。これら
の電流比較回路（Ｃ１）、（Ｃ２）における非線形電流
源（１１）（１２）、（２１）（２２）から出力される
電流がＩ　　、ＴＬ　”　Ｈ等で隣接箇所に示されてい
る。

電流比較回路（Ｃ１）において、Ｉ　　＜ＴＬの場合に
のみ結節点（１５）の電位がハイ・レベルになりフロー
ティング・スイッチ（１Ｆ）がオンとなる。

電流比較回路（Ｃ２）においては、Ｉ　＜ＩＣの場合に
のみ結節点（２５）の電位がハイ・レベルになってフロ
ーティング・スイッチ（２Ｆ）がオンとなる。したがっ
て、Ｔ　　＜１　　または”＋１〈■ＣＬ の場合にウィンドウ・オフ・スイッチ（’Ｗｆ）がオン
となり、電流源（２）から発生する電流Ｊが出力端子（
４）に出力電流Ｉ。とじて覗われる。

ＩＬ≦ＩＣ≦ＩＨの場合にはこのスイッチ（Ｗｆ）はオ
フの状態を保つ。

第１０図（Ｂ）はウィンドウ・オフ・スイッチ（Ｗｆ）
を構成するフローティング・スイッチ（ＩＦ）（２Ｆ）
とＩ、ＴＰ−ＭＯＳ　　ＦＥＴを用いた例を示している
。第１０図（Ｂ）の回路においても第８図に示すウィン
ドウ・オフ・スイッチの機能が達成されることは容易に
理解できょう。

第１０図（Ｃ）および（Ｄ）は、ウィンドウ・オフ・ス
イッチ（Ｗｆ）をＣ−ＭＯＳ　　ＦＥＴにより構成した
フローティング・ウィンドウ・オフ・スイッチング回路
を示している。第１０図（、Ａ）および（Ｂ）との比較
から、これらの回路においても所期の機能が達成される
ことは容易に理解できよう。

第７図および第１０図の回路において、電流源（２）に
代えて電圧源（前段の回路の出力側を含む）を設け、電
圧信号をウィンドウ・スイッチによりオン、オフするこ
とも可能である。

以下にフローティング・ウィンドウ・スイッチング回路
のいくつかの応用例について述べる。

（３，４）リテラル回路おＪ：びクローズド・インター
バル回路 ｒを基数（ラディクスまたはベース）とするアナログお
よび多値論理におけるリテラル（１０ｅｒａｌ）回路の
動作は次式で表わされる。

・・・（１−１） ・・・（１−２） ここでａおよびｂは基数ｒ以下の任意の正の値である。

ただしａ＜ｂである。

第（１−１）式はアナログ演算おにび多値論理演算の両
方に通用する一般的な表現である。第（１−２）式は、
多値論理において±０．５のノイズ・マージンを考慮し
た場合の表現である。

第（１−２１式で表わされるノイズ・マージンを考慮し
たリテラル回路の一例が第１１図に示されでいる。この
リテラル回路は上述したフローティング・ウィンドウ・
オン・スイッチング回路のうちで第７図（Ｃ）に示され
た形態のものを利用している。

（ｒ−１）の値を表わす吸い込み入力電流を与える電流
源（４３）と出力端子（４４）との間に、ウィンドウ・
オン・スイッチ（Ｗｏ）を構成する２つのフローティン
グ・スイッチ（４１）（４２）　（（１Ｆ）、（２ｍが
直列に接続されている。これらのスイッチ（４１）（４
２）はＣ−ＭＯＳ　　ＦＦＴである。

入力Ｘは、入力端子（４０）にこの値Ｘを表わ１−吸い
込み入力電流として与えられる。入力端子（４０）は、
ＭＯＳ　　ＦＥＴよりなる２出力電流ミラー（または電
流分配回路）　（４５）のグー１へに接続されている。

２出力電流ミラー（４５）の２つの出力用ドレインから
はＸの値の２つの吸い込み電流が出力される。

２出力電流ミラー（４５）の一方の出力用ドレインは（
ａ−０，５）の吸い込み入力電流を与える電流源（４６
）と結節点（４８）において接続され、この結節点（４
８）は一方のフローティング・スイッチ（４１）のグー
１〜に接続されている。２出力電流ミラー（４５）の一
部、電流源（４６）および結節点（４８）が一方の電流
比較回路（Ｃ１）を構成している。

結節点（４８）が第７図（Ｃ）の結節点（１５）に対応
する。また、電流源（４６）が低い方のスレシホールド
電流Ｉ、を与える電流源（１１）に対応し、２出力電流
ミラー（４５）の一部が制御電流Ｉ。の電流源（１２）
に対応している。

同様に、２出力電流ミラー（４５）の他方の出力用ドレ
インは（ｂ＋０．５）の吸い込み入力電流を与える電流
１　（４７）と結節点（４９）において接続され、この
結節点（４９）は他方のフローティング・スイッチ（４
２）のグー１〜に接続されている。２出力電流ミラー（
４５）の一部、電流源（４７）および結節点（４９）が
他方の電流比較回路（Ｃ２）を構成している。電流源（
４７）が高い方のスレシホールド電流ＩＨを与える電流
源（２１）（第７図（Ｃ））に対応しているのは容易に
理解できよう。

したがって、（ａ　−０，５）≦Ｘ≦（ｂ＋０．５）の
場合にのみウィンドウ・オン・スイッチ（Ｗ出力電流と
して吐き出され、上記以外のときには出力電流はＯとな
る。

第１１図の回路は、ａ〈０５の揚台には適用できない。

任意のａに対して適用できるように改良された回路が第
１２図に示されている。この図において、第１１図に示
すものと同一物には同一符号がイ」されている。

２出力電流ミラー（４５）の入力側に論理値１の値を表
わす電流の電流源（５８）が結節点（５１）において接
続され、ここで論理値１を表わす電流が入力Ｘを表わす
電流に加算される。２出力電流ミラー（４５）には（ｘ
＋１）の値を表わす電流が入力し、この電流ミラー（４
５）の２つの出力用ドレインからは（ｘ＋１）の吸い込
み出力電流が出力される。

電流源（４Ｇ）はａの値を表わす入力電流を与えるもの
に変更されている。２出力電流ミラー（Ａ５）の一方の
出力用ドレインと結節点（４８）との間に結節点（５２
）が設けられ、ここに電流源（５６）がら０．５の値を
表わす電流が流入している。したがッテ、結節点（４８
）カら（５２）ヘハくＸ＋０５）の値を表わす電流が流
れる。結節点（４８）の電位は（ｘ＋０．５）≧ａのと
きにロウ・レベルとなるからこのときにフローティング
・・スイッチ（４１）はオンとなる。（ｘ十０．５）≧
ａはＸ≧（ａ−０，５）と書きなおすことができる。

電流ｍ　（４７）はｂの値を表わす入力電流を与えるも
のに変っている。２出力電流ミラー（４５）の使方の出
力用ドレインと結節点（４９）との間に結節点（５３）
が設けられ、ここに電流源（５７）から　１．５の値を
表わす電流が流入している。したがって、結節点（４９
）から（５３）へは（Ｘ−０，５）の電流が流れる。結
節点（４９）の電位はｂ≧（Ｘ−０，５）のときにハイ
・レベルとなるからこのときにフローティング・・スイ
ッチ（４２）はオンとなる。ｂ≧（ｘ　−０，５）は（
ｂ＋　０．５）　≧Ｘ、！：書きなおすことができる。

したがって、フローティング・スイッチ（４１）と（４
２）とからなるウィンドウ・オン・スイッチ（Ｗ　　）
は、Ｘ≧（ａ　−０，５）かツ（ｂ＋　０．５）≧Ｘの
ときにオンとなり、第（１−２）式の演算が行なわれる
。

電流源（４３）の出力電流の値を定める（ｒ−１）の値
を可変としておけば、第１１図および第１２図の回路は
任意の基数をもつ多値論理に適用することができる。ま
た、第１１図の回路において、電流源（４６）および（
４７）の出力電流をそれぞれａおよびｂの値を表わす電
流とすれば、ノイズ・マージンを考慮しないリテラル回
路となる。

さらに、第１１図、第１２図の回路において電流源（４
３）を電圧源としてもよい。

第１３図は、ｒ＝４、ａ＝１、ｂ＝２の場合にお【プる
±０．５のノイズ・マージンを考ＩＮしたリテラル回路
の入出力特性を示している。

第１１図および第１２図において、電流１（４３）の出
力電流を１の値を表わすものとすれば、これらの回路は
クローズド・インターバル（ｃｌｏｓｅｄ　１ｎｔｅｒ
ｖａｌ）回路となる。クローズド・・・・（２−１） （３，５）一致（デルタ・リテラルＪファンクション）
回路およびデルタ・インターバル回路一致（ｅｑＵｉＶ
ａｌｅｎｃｅ）はデルタ・リテラルＪファンクション（
ｄｅｌｔａ　１ｉｔｅｒａｌ　Ｊ　ｆｕｎｃｔｉｏｎ）
とも呼ばれ、その機能は次式で与えられる。

・・・（３−１） ・・・（３−２） 第（３−２）式で表わされる±０，５のノイズ・マージ
ンを考慮した一致回路の一例が第１４図に示されている
。この回路は第１２図に示されるリテラル回路とよく似
ている。第１２図に示すものと同一物には同一符号が付
けられている。

入力端子（４０）に流入するＸの値を表わす入力電流は
電流ミラー（５５）でその向きが反転される。

この電流ミラー（５５）と２出力電流ミラー（４５）と
の間には結節点（５４）が設けられ、ここに電流源（５
９）から（ｋ＋１＞の値を表わす電流が流入している。

したがって、この結節点（５４）で（ｋ＋１−Ｘ）の演
算が行なわれ、この値を表わす電流が結節点（５４）か
ら２出力電流ミラー（４５）のゲートに向って流れる。

（ｋ＋１−ｘ）＜Ｏの場合には電流ミラー（４５）が逆
流防止用ダイオードとして作用するので、電流ミラー（
４５）から結節点（５４）に向う電流は流れない。

２出力電流ミラー（４５）の２つの出力用ドレインには
くに±１−ｘ）の値の吸い込み出力電流が現われる。電
流源（５６）、２出力電流ミラー（４５）の一部および
結節点（５２）がフローティング・スイッチ（４１）を
制御する電流比較回路を構成する。同じように、電流源
（５７）、２出力電流ミラー　（４５）の一部おＪ：び
結節点（５３）がフローティング・スイッツヂ（４２）
を制御する電流比較回路となる。したがって、２つのフ
ローティング・スイッチ（４１）と（４２）とからなる
ウィンドウ・オン・スイッチ（Ｗ、）は、０．５≦（ｋ
　＋１−　ｘ　）≦　１．５、すなわち（ｋ−０，５）
≦Ｘ≦（ｋ＋０．５）のときにのみオンとなり、電流１
源（４３）から出力される（ｒ−１）の値を表わす電流
がこのオンとなったウィンドウ・オン・スイッチ（Ｗ、
）を通って出力端子（４４）に現われる。これににす、
第（３−２）式で表わされる機能が達成される。

なお、（ｋ＋１−ｘ）＜Ｏの場合には（ｋ　−１−１）
〈ｘであり、（ｋ−０，５）≦Ｘ≦（ｋ−１−０，５）
の範囲から外れている。このとき、２出力電流ミラー（
４５）の出力電流はＯであって結節点（５２）がハイ・
レベルとなるので、フローティング・スイッチ（４１）
がオフの状態に保たれる。

ｒ−４、ｋ＝２として場合における第１４図の一致回路
の入出力特性が第１５図に示されている。

第１／Ｉ図において、電流源（４３）のｒの値および電
流源（５９）のｋの値を任意に設定できるのはいうまで
もない。また、電流源（５６）おにび（５７）の出力電
流を限りなく１に近づ（プることにより、第（３−１）
式で表わされる機能が達成できる。

さらに、第１４図において、電流源（５９）を省略し、
値Ｘの入力電流を直接に２出力電流ミラー　（４５）に
入力させ、さらに電流？Ｔｉ（５６）の出力電流を（ｋ
−０，５）　、電流源（５７）の出力電流を（ｋ±０．
５）をそれぞれ表わす値としてもよい。

電流源（４３）は電圧源としてもよい。

第１４図において、電流源（４３）の出力電流を１の値
を表わすものとすれば、この回路はデルタ・インターバ
ル（ｄｅｌｔａ　１ｎｔｅｒｖａｌ）回路どなる。

デルタ・インターバル回路の動作は次式で表ね・・・（
４−１１ （３，６）パイラテラル下ゲート 多値論理回路システムにおいてＴゲートは非常に有用な
回路である。Ｔゲートは多値論理関数において完全性を
もつからである。寸なわち、すべての多値論理関数をＴ
グー１〜の組合せによって実現することができるからで
ある。

２６個の１〜ランジスタ、２３個のダイオードおよび２
２個の抵抗によって構成されるＴゲート回路が下記の論
文で既に提案されている。

ＴａｔＳＩＩＯ旧ｇｕｃｈｉ　ａｎｄ　ＨｉＣｈｉｔａ
ｋａ　　Ｋａｍｅｙａｍａ。

”　　５ｔａｔｉｃ−Ｈａｚａｒｄ−Ｆｒｅｅ　　Ｔ−
Ｇａｔｅ　　ｆｏｒ　　ＴｅｒｎａｒｙＭｅｍｏｒｙ　
Ｅｌｅｍｅｎｔ　ａｎｄ、Ｉｔｓ　Ａｐｐｌｉｃａｔｉ
ｏｎ　　ｔ。

Ｔｅｒｎａｒｙ　　Ｃｏｕｎｔｅｒｓ　”　、ＩＥＥＥ
　　Ｔｒａｎｓ、Ｃｏｍｐｕｔ、、ｖｏｌ。

Ｃ−２６，Ｎｏ、　１２．　ｐｌ）、　１２１２−１２
２１　（１９７７年１２月）。また、上述のＴ、Ｔｉｃ
ｈ　Ｄａｏの論文には簡単な構成のｌ２ＬＴゲートが示
されている。

しかしながら、これら従来のＴグー１〜では入力端子と
出力端子とが固定的に定まっており、信号は一方向にし
か流れない。双方向性のＴゲートはまだ実現されていな
い。

以下に、電圧または電流信号の双方向の流れを許す新し
いパイラテラルニゲ−１〜（双方向Ｔゲー１〜）を示す
。このＴゲートは双方向性をもつので多くの応用が考え
られるであろう。

第１６図はパイラテラルニゲ−１〜の機能を模式的に示
すものである。基数ｒは４に設定されている。パイラテ
ラル下ゲートの機能は切替スイッチと等価である。セレ
クト端子に入力するセレクト電流Ｓの値に応じて、一方
の４つの端子（ａ）（ｂ）（ｃ）、（ｄ）のいずれか１
つが他方の端子（Ｔ）に接続される。一方の端子（ａ）
〜（ｄ）を入力端子とすれば他方の端子（Ｔ）は出力端
子となる。逆に、一方の端子（ａ）〜（ｄ）を出力端子
とすれば他方の端子（Ｔ）は入力端子となる。端子（ａ
）〜（ｄ）から端子（Ｔ）に、またはこの逆に流れる信
号は電流モードのものでも電圧モードのものでもどちら
でもよい。

第１７図はセレクト電流Ｓとそれによって選択される端
子（（ａ）〜（ｄ））との関係を示している。

３＜０．５の場合には端子（ａ）が選択される。

０５≦３＜１．５の場合には端子（ｂ）が選択される。

１゜５≦Ｓ＜２．５の場合には端子（Ｃ）が選択される
。

２．５≦Ｓの場合には端子（ｄ）が選択される。

ここで、０，５．１５．２．５−−φ４は多値論理にお
りるスレシホールド値を表わしている。

このような機能をもつパイラテラルニゲ−１〜の一例が
第１８図に示されている。この回路は、第４図に示され
たスローティング・スレシホールド・スイッチおよび第
７図（Ｃ）に示されたフローティング・ウィンドウ・オ
ン・スイッチを利用している。

端子（ａ）と端子（Ｔ）との間には、第１のフローティ
ング・スイッチ（１Ｆ）を構成するＮ−ＭＯＳ　　ＦＥ
Ｔ（）ｎ−ティング・スイッチ）（６１）が接続されて
いる。端子（ｂ）と端子（Ｔ）の間には、第１のウィン
ドウ・オン・スイッチ（Ｗ　ｎｌ）を構成する２つのフ
ローティング・スイッチ（６２）（６３）が直列に接続
されている。これらのスイッチ（６２）（６３）は（、
−ＭＯＳ　　ＦＥＴである。同様に端子（Ｃ）と端子（
Ｔ）との間には、第２のウィンドウ・オン・スイッチ（
Ｗｏ２）を構成する２つの７０−ティング・スイッチ（
６／１）（６５）が接続され、☆ｉ；子（ｄ）と端子（
Ｔ）との間には第２のフローティング・スイッチ（６６
）（（２ｍが接続されている。

セレクト電流Ｓは入力端子（６０）に吸い込み電流して
与えられる。この入力端子（６０）はＭＯＳＦＥＴより
なる３出力電流ミラー（または電流分配回路）　（７０
）のグー１〜に接続されている。

３出力電流ミラー（７０）の３つの出力用ドレインから
はＳの値の３つの吸い込み電流が出力される。

３出力電流ミラー（７０）の第１の出力用ドレインは０
．５の吸い込み入力電流を与える電流源（７７）と接続
され、これらの間に２つの結節点（７１）（７２）が設
けられている。結節点（７１）はフローティング・スイ
ッチ（６１）のゲートに、結節点（７２）はフローティ
ング・スイッチ（６２）のグー１〜にそれぞれ接続され
ている。３出力電流ミラー（７０）の一部、電流源（７
７）および結節点（７１）または（７２）が電流比較回
路（Ｃ１）を構成している。この電流比較回路（Ｃ１）
は第１のフローティング・スイッチ（６１）（（１ｍを
制御するとともに、第１のウィンドウ・オン・スイッチ
（Ｗ、１）’の一方のフローティング・スイッチ（６２
）を制御するために用いられる。フローティング・スイ
ッチは電圧信号によって制御されるから、このように１
つの電流比較回路の出力によって２つ以上のフローティ
ング・スイッチを同時に制御することが可能となる。

３＜０．５の場合には、結節点（７１）（７２）の電位
はハイ・レベルにある。したがって、フローティング・
スイッチ（６１）（（ＩＦ））がオンとなる。このとき
端子（ａ）と端子（Ｔ＞とが接続される。

また後に分るようにＳ〈０５の場合には他のウィンドウ
・オン・スイッチ（Ｗ）（Ｗｏ２）およびフローティン
グ・スイッチ（６Ｂ）（（２Ｆ））はオフであるから、
他の端子（ｂ）〜（ｄ）は端子（Ｔ）とは接続されない
。

Ｓ≧０．５になると結節点（７１）（７２）の電位がロ
ウ・レベルになるので、フローティング・スイッチ（６
１）はオフになる。したがって、端子（ａ）は端子（Ｔ
）から切離される。

またＳ≧０５になると、第１のウィンドウ・オン・スイ
ッチ（Ｗ、１）を構成するフローティング・スイッチ（
６２）がオンとなる。

３出力電流ミラー（７０）の第２の出力用ドレインは１
．５の吸い込み入力電流を与える電流源（７８）と接続
され、これらの間に２つの結節点（７３）（７４）が設
けられている。結節点（７３）はフローティング・スイ
ッチ（６３）のグー１〜に、結節点（７４）はフローテ
ィング・スイッチ（６４）のゲートにそれぞれ接続され
ている。３出力電流ミラー（７０）の一部、電流＆　（
７８）および結節点（７３）または（７４）が電流比較
回路（Ｃ２）を構成している。

ウィンドウ・オン・スイッチ（Ｗｒｌｌ）および電流比
較回路（ＣＩ）（Ｃ２）が第７図（Ｃ）に示されたフロ
ーティング・ウィンドウ・オン・スイッチング回路に対
応する。そして、電流源（７７）が低い方のスレシホー
ルド値の電流Ｉ、を与える電流＆（１１）に、電流源（
７８）が高い方のスレシホールド値の電流ＩＨを与える
電流源（２１）に、電流ミラー（７０）が制御電流ＩＣ
の電流源（１２）（２２）にそれぞれ対応している。し
たがってウィンドウ・オン・スイッチ（Ｗ　ｎｌ　）は
、０．５≦Ｓ〈１．５の場合にのみオンとなり、端子（
ｂ）が端子（Ｔ）と接続される。

３出力電流ミラー（７０）の第３の出力用ドレインは２
．５の値の電流を与える電流源（７９）に接続されてお
り、これらの間に結節点（７５）（７６）が設けられて
いる。結節点（７５）はスイッチ（６５）のグー１〜に
、結節点（７６）はスイッチ（６６）のグー１〜にそれ
ぞれ接続されている。

第２のウィンドウ・オン・スイッチ（Ｗ、２）は１５≦
３＜２．５の場合にのみオンとなり、このとき端子（Ｃ
）が端子（Ｔ）に接続されることは容易に理解できにう
。

さらに、２．５≦Ｓになったときに結節点（７６）がロ
ウ・レベルになり、第２のフローティング・スイッチ（
６６）がオンとなる。これにＪこり端子（ｄ）が端子（
Ｔ）に接続される。

以上のようにしてｒ＝４における双方向Ｔゲートの機能
が達成される。

電流源（７７）〜（７９）から出力される電流の値を変
えることにより、端子（ａ）〜（ｄ　、）の切替えのた
めのスレシホールド値を任意に設定することができるの
はいうまでもない。また、端子（ａ）と（Ｔ）および端
子（ｄ）と（Ｔ）との間に、フローティング・スイッチ
（６１）および（６６）に代えてウィンドウ・オン・ス
イッチを接続することにより、端子（ａ）を（Ｔ）に接
続するためのレーク１〜電流の下限および端子（ｄ）を
（Ｔ）に接続するためのセレク１〜電流の上限を設定す
ることも可能となる。

このパイラテラル下ゲートは、基数ｒ＝４以外の任意の
基数に適用できように拡張することができるのはいうま
でもない。

（３，７）　］コンブリメントリテラル回路ｒを基数と
するアナログおよび多値論理におけるコンブリメント・
リテラル（Ｃｏｍｐｌｅｍｅｎｔｌｉｔｅｒａｌ）回路
の動作は次式で表わされる。

・・・（５−１） ・・・（５−２） ここでａおよびｂは基数ｒ以下の任意の正の値である。

ただしａ＜ｂである。

第（５−１）式はアナログ演算および多値論理演算の両
方に通用する一般的な表現である。第（５−２）式は、
多値論理において十０．５のノイズ・マージンを考慮し
た場合の表現である。

第（５−２）式で表わされるノイズ・マージンを考慮し
たコンプリメン１−・リテラル回路の一例が第１９図に
示されている。第１９図のコンプリメン１〜・リテラル
回路と第１１図のリテラル回路とを比較して分るように
、コンブリメント・リテラル回路はリテラル回路におけ
るウィンドウ・オン・スイッチ（Ｗ、）をウィンドウ・
オフ・スイッチ（Ｗ、）に置きかえることにより実現さ
れる。第１９図に示されたウィンドウ・オフ・スイッチ
（Ｗｆ）は第１０図（Ｃ）に示す形態のものであり、Ｃ
−ＭＯＳ　　ＦＥＴにより構成されている。ウィンドウ
・オフ・スイッチ（Ｗｆ）を構成するＦＥＴが符号（８
１）（８２）で示され、これらが並列に接続されている
。第１１図に示すものと同一物には同一符号がイ」（プ
られている。

（ａ−０，５）≦Ｘ≦（ｂ＋０．５）の場合にはウィン
ドウ・オフ・スイッチ（Ｗｆ）はオフとなり、出力端子
（４４）の出力電流はＯとなる。そして、ｘ＜（ａ−０
，５）またはｘ＞（ｂ＋０．５）の場合にウィンドウ・
オフ・スイッチ（Ｗｆ）がオンとなり、電流源（４３）
の（ｒ　−１、）の値を表わす電流が出力端子（４４）
から×を表わす出力電流として吐き出される。

第１９図の回路は、第１１図の回路と同じように、ａ＜
０．５の場合には適用できない。任意のａに対して適用
できるように改良された回路が第２０図に示されている
。第２０図のコンブリメント・リテラル回路もまた第１
２図のリテラル回路におりるウィンドウ・オン・スイッ
チがウィンドウ・オフ・スイッチと置換されることによ
り構成されている。この回路が式（５−２）式で表わさ
れる機能を達成することは容易に理解できよう。

電流源（４３）の出力電流の値を定める（ｒ−１＞の値
を可変としておりば、第１９図および第２０図の回路も
また任意の基数をもつ多値論理に適用することができる
のはいうまでもない。また、第１９図の回路において、
電流１（４６’）および（４７）の出力電流をそれぞれ
ａおよびｂの値を表わす電流とすれば、ノイズ・マージ
ンを考慮しないコンブリメント・リテラル回路となる。

電流ｍ　（４３）に代えて電圧源を用いることができる
のはいうまでもない。

第２１図は、ｒ＝４、ａ−１、ｂ−２の場合における±
０．５のノイズ・マージンを考慮したコンブリメント・
リテラル回路の人出・力特性を示している。

（３，８）　ｈオペレータ回路 ｈオペレータ（ｈ−ｏｐｅｒａｔｏｒ）回路の動作は次
−５１一 式で与えられる。

・・・（６−１） ・・・（６−２） 第（６−２）式で表わされる±０．５のノイズ・マージ
ンを８慮したｈオペレータ回路の一例が第２２図に示さ
れている。第１４図との比較からも分るように、第１４
図の一致回路におけるウィンドウ・オン・スイッチ（Ｗ
ｏ）をウィンドウ・オフ・スイッチ（Ｗｆ）で置換する
とｈオペレータ回路が実現される。第２２図において第
１４図に示すものと同一物には同一符号が付けられてい
る。

ウィンドウ・オフ・スイッチ（Ｗｆ）は（ｋ−０，５）
≦Ｘ≦（ｋ　＋　：０．５）のときにオフとなり、出力
端子（４４）の出力電流はＯとなる。それ以外の場合、
す・なわちｘ＜（ｋ−０，５）またはＸ＞　（ｋ＋　０
．５）の場合ニハ、電流源（４３）から出力される（ｒ
−１）の値を表わす電流がこのオンとなったウィンドウ
・オフ・スイッチ（Ｗｆ）を通って出力端子（４４）に
現われる。これにより、第（６−２）式で表わされる機
能が達成される。

ｒ”＝４、ｋ＝２とした場合における第２２図のｈオペ
レータ回路の入出力特性が第２３図に示されている。

第２２図において、電流源（４３）のｒの値および電流
源（５９）のｋの値を任意に設定できるのはいうまでも
ない。また、電流源（５６）および（５７）の出力電流
を限りなく１に近づけることにより、第（６−１）式で
表わされる機能が達成できる。

さらに、第２２図において、電流源（５９）を省略し、
値Ｘの入力電流を直接に２出力電流ミラー　（４５）に
入力させ、さらに電流源（５６）の出力電流を（ｋ　−
０，５）、電流源（５７）の出力電流を（ｋ＋　０．５
）をそれぞれ表わす値としてもよい。

電流ｍ　（４３）を電圧源に変更することもできる。

【図面の簡単な説明】

第１図はスイッチの種類を示すもの−で、第１図（Ａ）
はグランディト・スイッチを、第１図（Ｂ）はフローテ
ィング・スイッチをそれぞれ示している。 第２図は、グランディト・スイッチの欠点を説明するた
めのもので、グランディト・スイッチを含む２つの回路
を並列に接続した状態を示している。 第３図は、フローティング・スレシホールド・スイッチ
ング回路の一例を示し、第４図は、２種類のフローティ
ング・スレシホールド・スイッチング回路をモデル化し
て示すものである。 第５図は、ウィンドウ・オン・スイッチの機能を示すグ
ラフ、第６図はウィンドウ・オン・スイッチが２つのフ
ローティング・スイッチを直列に接続することにより実
現される様子を示す説明図、第７図はウィンドウ・オン
・スイッチング回路の種々の形態を示す回路図である。 第８図はウィンドウ・オフ・スイッチの機能を示すグラ
フ、第９図はウィンドウ・オフ・スイッチが２つのフロ
ーティング・スイッチを並列に接続することにより実現
される様子を示す説明図、第１０図はウィンドウ・オフ
・スイッチング回路の種々の形態を示す回路図である。 第１１図はリテラル回路の一例を示す回路図、第１２図
は改良されたリテラル回路の一例を示す回路図、第１３
図はこれらの回路の入出力特性を示すグラフである。 第１４図は一致回路の一例を示す回路図、第１５図はそ
の入出力特性を示すグラフであ。 第１６図はパイラテラル下ゲートの機能を示す等価回路
図、第１７図はパイラテラル下ゲートの動作を示すグラ
フ、第１８図はパイラテラル下ゲートの一例を示す回路
図である。 第１９図はコンブリメント・リテラル回路の一例を示す
回路図、第２０図は改良されたコンブリメント・リテラ
ル回路の一例を示す回路図、第２１図はこれらの回路の
入出力特性を示すグラフである。 第２２図はｈオペレータ回路の一例を示す回路図、第２
３図はｈオペレータ回路の入出力特性を示ずグラフであ
る。 （ＩＦ０２Ｆ）・・・フローティング・スイッチ、（１
１）（１２）（２１）（２２）・・・非線形電流源、（
ＣＩ）（Ｃ２）・・・電流比較回路、（Ｗｏ）・・・ウ
ィンドウ・オン・スイッチ、（Ｗｆ）・・・ウィンドウ
・オフ・スイッチ。 以　　上 乞；＾ｌ　ｉ７．；Ｉ。 い） （Ｂ） ｉ、−２：：２ ｊＪ２ 也・講・　Ｉｉ’３ 第７図 ＋Ｊ　Ｃυ ｙ　ｙ＋＋　　ｙ （ＪＪ　　工 区でζ牟Ｃイ耐 −１：ｊ　　ＬＩ ＶＩＩＶ Ｕ　Ｏ工 手続辛甫正書（方式） 昭和６０年６月２５日

Claims (3)

【特許請求の範囲】
1. （１）制御電流を発生する非線形電流源と第１のスレシ
   ホールド値を表わす電流を発生する非線形電流源とが直
   列に接続されることにより構成され、かつこれらの非線
   形電流源の直列回路が一定の供給電圧により駆動される
   第１の電流比較回路、 制御電流を発生する非線形電流源と第２の スレシホールド値を表わす電流を発生する非線形電流源
   とが直列に接続されることにより構成され、かつこれら
   の非線形電流源の直列回路が一定の供給電圧により駆動
   される第２の電流比較回路、ならびに 第１および第２の電流比較回路における２ つの非線形電流源の結節点の電位によってそれぞれオン
   、オフ制御されるＭＯＳ　ＦＥＴよりなる第１および第
   ２のフローティング・スイッチ、 を備えたフローティング・ウィンドウ・ス イッチング回路。
2. （２）第１および第２のフローティング・スイッチが直
   列に接続されている、特許請求の範囲第（１）項に記載
   のフローティング・ウィンドウ・スイッチング回路。
3. （３）第１および第２のフローティング・スイッチが並
   列に接続されている、特許請求の範囲第（１）項に記載
   のフローティング・ウィンドウ・スイッチング回路。