JPS6117645Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はフアクシミリ装置なかでも自己試験機
能を備えるフアクシミリ装置に関する。 近年のフアクシミリ装置は一般に低速機、中速
機、高速機に大別されるが、例えば高速機では
CCITT（国際電信電話諮問委員会）による統一
規格が未だ決定されていないため、各メーカは各
社独自の方式を提案しているのが現状である。こ
のため、装置の互換性即ち交信の可否と云う点か
らは、製品化されるフアクシミリ装置はその各方
式（モード）で送受信が行えることが望まれ、そ
のようなフアクシミリ装置が既に商品化されてい
る。 ところで、一般にフアクシミリ装置に於いて
は、それが正常に動作するか否かをテストする所
謂自己試験機能を備えているのが通常である。従
つて、上述の如く各モードでの送受信を可能とし
たフアクシミリ装置では、その各モードで自己試
験を行うことができるように構成する必要があ
る。この自己試験はテストスイツチの投入によつ
て装置内の送信回路側と受信回路側を接続した状
態で、予め用意したテストチヤート或いは原稿を
送信回路側で読取り、その読取られた書画情報を
受信回路側で記録することにより行なわれるのが
一般的である。その際、従来装置ではモード選択
スイツチによつてモードを逐次切換え、その都度
テストスイツチを投入することによつて試験を行
うようにしていた。 しかしながら、斯る方法では、モードを逐時切
換えてテストを行わなければならないため、切換
可能なモードが多数である場合には、オペレータ
の負担が増して操作が煩しいものとなる。なお、
これまでの説明における“モード”とは高速機に
ついて言うと、書画情報の符号化の方式、モデム
（変復調器）の動作速度、１走査ライン当りの最
小伝送時間等を含んだものを意味している。 そこで、本考案は上述の点を考慮し複数のモー
ドに対するテストを自動的に順次行えるようにし
たフアクシミリ装置を提案するものである。以
下、その詳細を図面を参照して説明する。 第１図は本考案によるフアクシミリ装置の概略
構成を表わしており、この装置は主として次のよ
うに構成されている。即ち、送信側回路１は原稿
読取回路２、符号化回路３、及び変調回路４等か
ら構成され、受信側回路５は復調回路６、復号化
回路７、及び記録回路８等から構成されている。
また、９は送信スイツチ１０、受信スイツチ１
１、及びテストスイツチ１２等によつて前記回路
１，５内の各回路の動作及びスイツチ１６，１７
の切換動作を制御するマイクロプロセツサーであ
り、このプロセツサーには後述するテストモード
設定用メモリ１３としてのROMが接続されてい
る。更に、１４は図示しない副走査用パルスモー
タの駆動パルス発生回路であり、この出力パルス
がパルスカウント回路１５で計数され、その計数
出力が前記マイクロプロセツサー９の一入力とし
て印加されるようになつている。 前記メモリ１３には例えば次表に示す五つのモ
ード（）〜（）に対応して前記送信側回路１
及び受信側回路５の各回路の動作を切換えるため
の情報が予め格納されている。 【表】 この表で変調方式のV29とはCCITT勧告によ
る振幅位相変調を、V27terとは同勧告による位
相変調をそれぞれ意味し、伝送速度は変調回路で
の１秒間当りの伝送ビツト数を表わしている。ま
た、符号化次元の“２”は連続する２ライン分の
書画情報を一括して処理することを表わし、
“１”は各１ライン分の書画情報を逐時符号化処
理する方法を表わしており、更に最小伝送時間は
１ライン当りのものである。 斯る構成のフアクシミリ装置に於いて、その自
己試験時の動作を次に第２図を参照しながら説明
する。 先ず、テストチヤート或いは原稿（以下、この
両者を原稿と言うことにする）を装置にセツト
し、第２図イに示すタイミングでテストスイツチ
１２を投入する。これによりマイクロプロセツサ
ー９は予めプログラムされた所定の動作手順によ
つて送信側回路１及び受信側回路５の各回路を動
作状態にする（電源の供給等による）と共に、ス
イツチ１７を開放した状態で他方のスイツチ１６
を閉じる。 次に、マイクロプロセツサー９はメモリ１３か
らアドレス＃０に対応するモード（）の各情報
を読出し、それによつて前記回路１，５内の各回
路をそのモードに対応するように制御し、その制
御のもとに送受信を開始する。即ち、モード
（）では送信側回路１の読取回路２で原稿を読
取つて得た書画情報が符号化回路３でモデイフア
イド・ホフマン符号等による所定の圧縮コード信
号に２ライン分一括して符号化され、そのコード
化信号がライン位相信号と共に変調回路４で振幅
位相変調されたのちスイツチ１６を介して受信側
回路５に送られる。そして、受信側回路５に送ら
れた被変調信号は復調回路６で復調されたのち復
号化回路７によつて元の書画情報のランレングス
数を表わす信号にデコードされ、そのデコード化
信号が記録回路８によつて白黒画像として記録再
現される訳である。斯る一連の動作は従来の高速
フアクシミリ装置と同様であるので、これ以上の
説明は省略するが、それらはマイクロプロセツサ
ー９の制御のもとに行なわれる点に注意すべきで
ある。 一方、送受信が上述の如く開始されると、駆動
パルス発生回路１４からのパルスによつて原稿の
ライン送り動作即ち副走査が行なわれて行く。同
時に、その駆動パルスがパルスカウント回路１５
でカウントされて行き、予め決められた所定のパ
ルス数だけカウントされた時点でこのカウント回
路１５の出力が第２図ロのようにハイレベルにな
る。それによつてマイクロプロセツサー９はモー
ド（）による送受信を停止すると共に上記カウ
ント回路１５をリセツトする。 次に、マイクロプロセツサー９はメモリ１３か
らアドレス（＃１）に対応するモード（）の各
情報を読出し、前述と同様に送信側回路１及び受
信側回路５内の各回路をそのモードに対応するよ
う制御して送受信を再び開始する。以後、同様に
してモード（）〜（）の送受信を行い、モー
ド（）の送受信が終了すると、マイクロプロセ
ツサー９はスイツチ１６を開放する（第２図ハの
ハイレベル期間はこのスイツチの閉成状態を表わ
している）と共に、上記両回路１，５内の各回路
の動作状態を解き、更に図示しない原稿排出機構
を動作させて原稿を排出する。従つて、今、前記
カウント回路１５に原稿がその副走査方向の長さ
の1/5に相当する距離だけライン送りされるのに
必要な値（パルス数）をプリセツトしておくと、
テストによつて再現された記録画は第３図のよう
なものとなり、これによつてどのモードによる送
受信に支障があるか否かを直ちに判読できること
になる。 なお、送信スイツチ１０或いは受信スイツチ１
１を投入した時はマイクロプロセツサー９に予め
プログラムされたシーケンスに従つて送信或いは
受信が行なわれ、且つ、その際にスイツチ１７は
何れか一方の側に閉成されるのは申すまでもな
い。 また、第１図の装置では、説明の便宜上、メモ
リ１３をマイクロプロセツサー９と独立して設け
るようにしたが、テストのためのプログラムを所
謂マイコンとしての上記プロセツサー９のシーケ
ンスの中に予め組入れておけば、このメモリ１３
は別個に設ける必要がなく、また、パルスカウン
ト回路１５も上記プロセツサー９の一つの仕事と
して組入れることも可能である。 本考案は以上の如く構成されているから、複数
のモードでの送受信を可能としたフアクシミリ装
置に於いて、その各モードに対する自己試験を自
動的に順次行うことができ、従つて、自己試験の
ための操作が簡素化されてオペレータの負担が軽
減され、しかも、その自己試験はフアクシミリ装
置の各回路の制御を司どるマイクロプロセツサー
によつて行なわれるので、この装置が大幅にコス
ト高となることもない。

【図面の簡単な説明】

第１図は本考案フアクシミリ装置の要部概略構
成を示すブロツク図、第２図はその動作タイムチ
ヤート、第３図は自己試験によつて記録再現され
た記録画の１例を示す図である。 １：送信側回路、５：受信側回路、９：マイク
ロプロセツサー、１３：メモリ。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 互いに異なる複数のモードで送受信を行える
   ようにしたフアクシミリ装置に於いて、装置内
   の送信側回路と受信側回路を上記各モードに応
   じた動作に切換えるべき情報を予め格納したメ
   モリと、該メモリの内容を順次読出して上記両
   回路を前記各動作に切換えると共に、その両回
   路間を接続するよう制御するマイクロプロセツ
   サーとを備え、複数のモードを各モードに応じ
   た動作で連続的に自己試験できるようにした事
   を特徴とする自己試験機能を備えるフアクシミ
   リ装置。 ２ 前記マイクロプロセツサーによる前記各回路
   の切換は副走査用のステツプパルスを計数する
   ことによつて一定時間毎に行われる事を特徴と
   する実用新案登録請求の範囲第１項記載のフア
   クシミリ装置。