JPS61179609A - プログラマブル・スイツチドキヤパシタフイルタ - Google Patents
プログラマブル・スイツチドキヤパシタフイルタInfo
- Publication number
- JPS61179609A JPS61179609A JP1925785A JP1925785A JPS61179609A JP S61179609 A JPS61179609 A JP S61179609A JP 1925785 A JP1925785 A JP 1925785A JP 1925785 A JP1925785 A JP 1925785A JP S61179609 A JPS61179609 A JP S61179609A
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- output
- capacitor
- offset
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 238000005070 sampling Methods 0.000 claims abstract description 20
- 230000010354 integration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 3
- 241000282326 Felis catus Species 0.000 description 2
- VPGRYOFKCNULNK-ACXQXYJUSA-N Deoxycorticosterone acetate Chemical compound C1CC2=CC(=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H](C(=O)COC(=O)C)[C@@]1(C)CC2 VPGRYOFKCNULNK-ACXQXYJUSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御信号により複数の特性を切替えることので
きるプログラマブル・スイッチドキャノクシタフィルタ
に関する。
きるプログラマブル・スイッチドキャノクシタフィルタ
に関する。
ＭＯ８集積回路で実現できるフィルタの１つに。
スイッチドキャノやシタフィルタがある。スイッチドキ
ャパシタフィルタは、演算増幅器、容量、スイッチで構
成され、その周波数特性はサンプリング周波数と容量比
で定まるため、無調整で精度の良いフィルタを実現でき
る。
ャパシタフィルタは、演算増幅器、容量、スイッチで構
成され、その周波数特性はサンプリング周波数と容量比
で定まるため、無調整で精度の良いフィルタを実現でき
る。
この種のスイッチドキャノクシタフィルタの１種に１例
えば＋ ”Ａｎ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇ
ｒａｍｍａｂｌｅＡｎａｌｏｇ ＮＭＯ８５ｅｃｏｎｄ
０ｒｄｅｒ Ｆｉｌｔｅｒ”と題して”ｌ５ＳＣＣＤ
ｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
、１９７９年２月発刊の第７６頁−第７７頁″において
提案された。
えば＋ ”Ａｎ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇ
ｒａｍｍａｂｌｅＡｎａｌｏｇ ＮＭＯ８５ｅｃｏｎｄ
０ｒｄｅｒ Ｆｉｌｔｅｒ”と題して”ｌ５ＳＣＣＤ
ｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
、１９７９年２月発刊の第７６頁−第７７頁″において
提案された。
１つのフィルタで複数の特性を切り替えることができる
プログラマブル・スイッチドキャノぐシタフィルタがあ
る。
プログラマブル・スイッチドキャノぐシタフィルタがあ
る。
次に、この種の従来のプログラマブル・スイッチドキャ
パシタフィルタについて１例としてＮ種の特性を切替え
ることができる回路をとりあげて説明する。
パシタフィルタについて１例としてＮ種の特性を切替え
ることができる回路をとりあげて説明する。
第３図は従来のプログラマブル・スイッチドキャパシタ
フィルタの基本回路となる従来型の積分器の回路図であ
る。第３図において、１は入力端子、２は出力端子、１
０は容量値Ｃ８を有するスイッチドキャノクシタである
。Ｓａ、Ｓｂはサンプリングスイッチで、一定周期のク
ロックφ８．φｂによって動作し、スイ、チドキャ・ぐ
シタ１ｏに入力信号ｖ１Ｎを充電する。また、容量値Ｃ
１〜ＣＮを有する積分容量２０−１〜２０−Ｎと演算増
幅器Ａとにより積分器が構成されている。ＳＡ、〜ＳＡ
ＮおよびＳＢ１〜ＳＢＮは切替スイッチで、信号Ｐ１〜
ＰＮで制御される。サンプリングスイッチＳ８Ｌ、Ｓｂ
オよび切替スイッチＳＡ１〜ＳＡＮ、ＳＢ、〜ｓＢＮは
、 ＭＯＳ ）ランソスタで構成され、ケ９−ト電圧が
高いときオンとなシ低いときオフとなる。
フィルタの基本回路となる従来型の積分器の回路図であ
る。第３図において、１は入力端子、２は出力端子、１
０は容量値Ｃ８を有するスイッチドキャノクシタである
。Ｓａ、Ｓｂはサンプリングスイッチで、一定周期のク
ロックφ８．φｂによって動作し、スイ、チドキャ・ぐ
シタ１ｏに入力信号ｖ１Ｎを充電する。また、容量値Ｃ
１〜ＣＮを有する積分容量２０−１〜２０−Ｎと演算増
幅器Ａとにより積分器が構成されている。ＳＡ、〜ＳＡ
ＮおよびＳＢ１〜ＳＢＮは切替スイッチで、信号Ｐ１〜
ＰＮで制御される。サンプリングスイッチＳ８Ｌ、Ｓｂ
オよび切替スイッチＳＡ１〜ＳＡＮ、ＳＢ、〜ｓＢＮは
、 ＭＯＳ ）ランソスタで構成され、ケ９−ト電圧が
高いときオンとなシ低いときオフとなる。
このような構成において、切替スイッチｓＡｎ。
ＳＢｎがオンで容量値Ｃｎの積分容量２０−ｎを選択接
続しているとき（ここで、ｎは１≦ｎ≦Ｎとなる整数で
ある）、サンプリングスイッチＳａ、Ｓｂが交互にオン
・オフすることによシ、入力信号ＶＩＮがスイッチドキ
ャパシタ１０に印加されて充電し、その充電電荷が積分
容量２０−ｎに転送される。
続しているとき（ここで、ｎは１≦ｎ≦Ｎとなる整数で
ある）、サンプリングスイッチＳａ、Ｓｂが交互にオン
・オフすることによシ、入力信号ＶＩＮがスイッチドキ
ャパシタ１０に印加されて充電し、その充電電荷が積分
容量２０−ｎに転送される。
このときの積分器の伝達関数（入出力電圧の比ｖＯＵＴ
／ｖｒ Ｎ）は１次のようになる。
／ｖｒ Ｎ）は１次のようになる。
ただし ｚ ＝＝ ｅｊ ２ Ｋ７／ｊ”Ｃで１１ｃは
サンプリング周期で、サンプリングスイッチＳａ、Ｓｂ
の動作周期である。
サンプリング周期で、サンプリングスイッチＳａ、Ｓｂ
の動作周期である。
（１）式は、ｎ＝１．２・・・、Ｎについて成立するこ
とから、第３図の積分器は、異るＣｎを選ぶことにより
Ｎ種の異る伝達関数を与えることができる。
とから、第３図の積分器は、異るＣｎを選ぶことにより
Ｎ種の異る伝達関数を与えることができる。
スイッチドキャ／’Ｐシタフィルタは、複数個の積分器
を組合わせて構成されるので、第３図の積分器をもとに
、Ｎ種の特性を切替えることができるプログラマブル・
スイッチドキャパシタフィルタが実現できる。
を組合わせて構成されるので、第３図の積分器をもとに
、Ｎ種の特性を切替えることができるプログラマブル・
スイッチドキャパシタフィルタが実現できる。
′ところで、上述したような従来型のプログラマブル・
スイッチドキャノクシタフィルタには９次のような欠点
がある。すなわちＮ種の特性を切シ替えできるプログラ
マブル・スイッチドキャｔＪ？ シタフィルタにおいて
、Ｎ種の状態における出力信号がそれぞれ異る直流オフ
セット電圧を有することである。
スイッチドキャノクシタフィルタには９次のような欠点
がある。すなわちＮ種の特性を切シ替えできるプログラ
マブル・スイッチドキャｔＪ？ シタフィルタにおいて
、Ｎ種の状態における出力信号がそれぞれ異る直流オフ
セット電圧を有することである。
この直流オフセットは、フィルタ出方を整流する場合や
ピーク値を検出する場合、誤差の原因となるものである
。もしこの直流オフセット電圧を除こうとするならば、
オフセット調整回路をＮ個の状態に対して必要とし回路
が複雑なものとなる。
ピーク値を検出する場合、誤差の原因となるものである
。もしこの直流オフセット電圧を除こうとするならば、
オフセット調整回路をＮ個の状態に対して必要とし回路
が複雑なものとなる。
次に、特性を切り替えたとき、直流オフセット電圧に差
が出る理由を第４図を用いて説明する。
が出る理由を第４図を用いて説明する。
第４図は第３図の積分器のサンプリングパルスφｂが立
ち下がったときの状態を示す等価回路である。
ち下がったときの状態を示す等価回路である。
ただし、切替スイッチＳＡｎ、ｓＢｎが導通し、積分容
量２０−ｎが接続されているとする。
量２０−ｎが接続されているとする。
通常ＭＯ８）ランジスタは、）ｆ″−トとドレインおよ
びソース間に寄生容量を有するため、？−）信号の変化
時にソースおよびドレインに寄生容量を介して電荷がも
れる現象をもっている。
びソース間に寄生容量を有するため、？−）信号の変化
時にソースおよびドレインに寄生容量を介して電荷がも
れる現象をもっている。
そのため第４図において、サンプリングパルスφｂが立
ち下がり、サンプリングスイッチＳｂヲ形成するＭＯＳ
トランジスタがオフ状態へ移るとき、容量値Ｃｇを有す
る寄生容量４０を介して積分容量２０−ｎへ電荷の移動
が起こる。その結果、積分容量２０−ｎに保持されてい
る電荷が変るため出力電圧Ｖ。ＵＴが変化し、すなわ、
ちオフセット誤差を生ずる。このとき電荷の移動量ΔＱ
は、スイッチドキャパシタ１０の容量値Ｃｓと積分容量
２０−ｎの容量値と書ける。（２）式はｎ＝１．２・・
・Ｎについて成シ立ち、積分容量２０−ｎの容量値Ｃｎ
はそれぞれ異るため、オフセット誤差ΔＶ、はｎに対し
て異る値をとる。すなわち、第３図の積分器はＮ種の状
態で異るオフセット電圧を持つ。
ち下がり、サンプリングスイッチＳｂヲ形成するＭＯＳ
トランジスタがオフ状態へ移るとき、容量値Ｃｇを有す
る寄生容量４０を介して積分容量２０−ｎへ電荷の移動
が起こる。その結果、積分容量２０−ｎに保持されてい
る電荷が変るため出力電圧Ｖ。ＵＴが変化し、すなわ、
ちオフセット誤差を生ずる。このとき電荷の移動量ΔＱ
は、スイッチドキャパシタ１０の容量値Ｃｓと積分容量
２０−ｎの容量値と書ける。（２）式はｎ＝１．２・・
・Ｎについて成シ立ち、積分容量２０−ｎの容量値Ｃｎ
はそれぞれ異るため、オフセット誤差ΔＶ、はｎに対し
て異る値をとる。すなわち、第３図の積分器はＮ種の状
態で異るオフセット電圧を持つ。
本発明の目的は、特性を切替えたときにも出力に含まれ
る直流オフセット電圧が等しくなるようにし、その結果
としてオフセット電圧の調整が容易なプログラマブル・
スイッチドキャパシタフィルタを提供することにある。
る直流オフセット電圧が等しくなるようにし、その結果
としてオフセット電圧の調整が容易なプログラマブル・
スイッチドキャパシタフィルタを提供することにある。
本発明によるプログラマブル・スイッチドキャパシタフ
ィルタは、アナログ信号を入力し抵抗分割によりＮ個の
異なる電圧を出力する抵抗分割回路と、該抵抗分割回路
の出力の中の１つの出力を制御信号により選択する切替
スイッチと、該切替スイッチからの出力信号を一定周期
でサンｆ ＩＪソングるサンプリングスイッチと、該サ
ンプリングスイッチの出力信号を充電するスイッチドキ
ャパシタト、一定周期で該スイッチドキャｉ４シタの充
電電荷を積分するための１個の積分容量と１個の演算増
幅器とからなる積分手段とを備えた構成を有する。
ィルタは、アナログ信号を入力し抵抗分割によりＮ個の
異なる電圧を出力する抵抗分割回路と、該抵抗分割回路
の出力の中の１つの出力を制御信号により選択する切替
スイッチと、該切替スイッチからの出力信号を一定周期
でサンｆ ＩＪソングるサンプリングスイッチと、該サ
ンプリングスイッチの出力信号を充電するスイッチドキ
ャパシタト、一定周期で該スイッチドキャｉ４シタの充
電電荷を積分するための１個の積分容量と１個の演算増
幅器とからなる積分手段とを備えた構成を有する。
以下２本発明の実施例について図面を参照して説明する
。
。
第１図は本発明によるプログラマブル・スイ。
チドキャパシタフィルタの基本回路となる本発明の積分
器の回路図である。第１図において、 Ｓｃ。
器の回路図である。第１図において、 Ｓｃ。
”ＳＣＮは切替スイッチ、３０は抵抗値Ｒを有する抵抗
分割回路である。その他の構成要素は第３図と同じであ
るが、積分容量が容量値Ｃ１を有する積分容量２０の１
個であるのが異なる。抵抗分割回路３０は入力電圧ＶＩ
ＮをＮ種類の分割比で減衰させる。
分割回路である。その他の構成要素は第３図と同じであ
るが、積分容量が容量値Ｃ１を有する積分容量２０の１
個であるのが異なる。抵抗分割回路３０は入力電圧ＶＩ
ＮをＮ種類の分割比で減衰させる。
このような構成において、切替スイッチ５ｃｎ（但し、
１≦ｎ≦Ｎ）がオンとなったときの抵抗分割回数は。
１≦ｎ≦Ｎ）がオンとなったときの抵抗分割回数は。
となり、（１）式と同じ関数となる。
従って、第１図の回路は、抵抗分割回路３０の分割比を
適当に選べば、第３図の回路と同じ働きをすることがわ
かる。
適当に選べば、第３図の回路と同じ働きをすることがわ
かる。
このとき、出力電圧Ｖ。ＵＴのオフセット誤差Δｖｎ゛
について考察すると、（２）式と同様に。
について考察すると、（２）式と同様に。
が導かれる。（４）式より、第１図の回路では、オフセ
ット誤差Δｖｎはｎに依存しないことが明らかである。
ット誤差Δｖｎはｎに依存しないことが明らかである。
すなわち、切替スイッチｓｃ１〜ＳＣＮを切り換えても
、出力電圧ｖｏＵＴに含まれるオフセット誤差を等しく
できる。
、出力電圧ｖｏＵＴに含まれるオフセット誤差を等しく
できる。
第２図は第１図の基本回路を２つ縦続接続して２次のプ
ログラマブル・スイッチドキャノ＜？シタフィルタを構
成した一実施例を示す回路図である。
ログラマブル・スイッチドキャノ＜？シタフィルタを構
成した一実施例を示す回路図である。
ここで、１は入力端子、２は出力端子、１１．１２゜１
３及び１４はそれぞれ容量値ｃ、４．ｃ３□、Ｃ８３及
びＣ３４を有するスイッチドキャｔＪ？シタ、１５は容
量値ｃｏを有する容量、２１及び２２はそれぞれ容量値
Ｃ１，及びＣｉ２を有する積分容量、Ａ１及びＡ２は演
算増幅器１ ”’１ａ −Ｓ６ａ及びｓ、ｂ−８６ｂは
サンプリングスイッチｌ ＳＣ１〜５ＣＮＩＳＤ１〜５
ＤＮＩＳＥ１〜Ｓ、Ｎｌ５Ｆｊ 〜ＳＦＮ及びＳ０１〜
ＳｏＮは切替スイッチ。
３及び１４はそれぞれ容量値ｃ、４．ｃ３□、Ｃ８３及
びＣ３４を有するスイッチドキャｔＪ？シタ、１５は容
量値ｃｏを有する容量、２１及び２２はそれぞれ容量値
Ｃ１，及びＣｉ２を有する積分容量、Ａ１及びＡ２は演
算増幅器１ ”’１ａ −Ｓ６ａ及びｓ、ｂ−８６ｂは
サンプリングスイッチｌ ＳＣ１〜５ＣＮＩＳＤ１〜５
ＤＮＩＳＥ１〜Ｓ、Ｎｌ５Ｆｊ 〜ＳＦＮ及びＳ０１〜
ＳｏＮは切替スイッチ。
３１．３２及び３３はそれぞれ抵抗値Ｒ，，Ｒ２及びＲ
３を有する抵抗分割回路である。サンプリングスイッチ
５１ａ−８６ａと５ｏｂ−８６ｂとは、クロックφ８と
φｂによって交互にオン・オフする。
３を有する抵抗分割回路である。サンプリングスイッチ
５１ａ−８６ａと５ｏｂ−８６ｂとは、クロックφ８と
φｂによって交互にオン・オフする。
以上の説明で明らかなように２本発明によれば。
特性切替時に出力に現われる直流オフセット電圧を等し
くでき、その結果直流オフセットの調整を全て一括して
行えるので、オフセット調整回路は簡単なものでよい。
くでき、その結果直流オフセットの調整を全て一括して
行えるので、オフセット調整回路は簡単なものでよい。
第１図は本発明によるプログラマブル・スイッチドキャ
パシタフィルタの構成要素となる積分器を示す回路図、
第２図は本発明による２次のプログラマブル・スイッチ
ドキャノぐシタフィルタの一実施例を示す回路図、第３
図はＮ種の特性を切替えできるプログラマブル・スイッ
チドキャノやシタフィルタを構成する従来の積分器を示
す回路図。 第４図は第３図の等価回路である。 ■・・・入力端子、２・・・出力端子、１０，１１，１
２゜１３．１４・・・スイ、チドキャノぐシタ、２０．
２１．２２・・・積分容量、３０，３１，３２．３３・
・・抵抗分割回路。 ５１ａＡ＋８６ａ、Ｓ１ｂ〜Ｓ６ｂ…サンプリングスイ
ツチ−８Ｃ１ゞ５ＣＮＩＳＤ１ゞ５ＤＮＩＳＥ１ゝＳＥ
Ｎ ｌ ｓＦｊゞＳｐＮ＋ＳｃｉゞＳＧＮ・・・切替ス
イッチ、Ａ、Ａ、、Ａ２・・・演算増幅器。 第１図 第３図 ｎ 第４図 手続補正書（方式） ％式％ １、事件の表示 昭和６０年特許願第１９，２５７号 ２、発明の名称 プログラマブルースイノチドキャパシタフィルタ６、補
正をする者 事件との関係 特許出願人 名称 （４２３）日本電気株式会社 ４、代理人 〒１０５ 住 所 東京都港区西新橋１丁目４番１０号６、補正の
対象 明細書の発明の詳細な説明の欄 Ｚ 補正の内容 明細書の発明の詳細な説明の第２頁第１４行〜同頁第１
６行の「に１例えば、・・・・・・、 １９７９年２月
」を次のように補正する。 記 ［に９例えば、″電気的にプログラム可能なアナログＮ
ＭＯ８２次フィルタ（Ａｎ Ｅｌｅｃｔ；ｒｉｃａｌｌ
ｙＰｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ ＮＭＯ８
５ｅｃｏｎｄ ０ｒｄｅｒ Ｆｉｌｔｅｒ）”と題して
”テクニカルペーパーのｌ５ＳＣＣ要約（ｌ５ＳＣＣＤ
ｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
）、 １９７９年２月」
パシタフィルタの構成要素となる積分器を示す回路図、
第２図は本発明による２次のプログラマブル・スイッチ
ドキャノぐシタフィルタの一実施例を示す回路図、第３
図はＮ種の特性を切替えできるプログラマブル・スイッ
チドキャノやシタフィルタを構成する従来の積分器を示
す回路図。 第４図は第３図の等価回路である。 ■・・・入力端子、２・・・出力端子、１０，１１，１
２゜１３．１４・・・スイ、チドキャノぐシタ、２０．
２１．２２・・・積分容量、３０，３１，３２．３３・
・・抵抗分割回路。 ５１ａＡ＋８６ａ、Ｓ１ｂ〜Ｓ６ｂ…サンプリングスイ
ツチ−８Ｃ１ゞ５ＣＮＩＳＤ１ゞ５ＤＮＩＳＥ１ゝＳＥ
Ｎ ｌ ｓＦｊゞＳｐＮ＋ＳｃｉゞＳＧＮ・・・切替ス
イッチ、Ａ、Ａ、、Ａ２・・・演算増幅器。 第１図 第３図 ｎ 第４図 手続補正書（方式） ％式％ １、事件の表示 昭和６０年特許願第１９，２５７号 ２、発明の名称 プログラマブルースイノチドキャパシタフィルタ６、補
正をする者 事件との関係 特許出願人 名称 （４２３）日本電気株式会社 ４、代理人 〒１０５ 住 所 東京都港区西新橋１丁目４番１０号６、補正の
対象 明細書の発明の詳細な説明の欄 Ｚ 補正の内容 明細書の発明の詳細な説明の第２頁第１４行〜同頁第１
６行の「に１例えば、・・・・・・、 １９７９年２月
」を次のように補正する。 記 ［に９例えば、″電気的にプログラム可能なアナログＮ
ＭＯ８２次フィルタ（Ａｎ Ｅｌｅｃｔ；ｒｉｃａｌｌ
ｙＰｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ ＮＭＯ８
５ｅｃｏｎｄ ０ｒｄｅｒ Ｆｉｌｔｅｒ）”と題して
”テクニカルペーパーのｌ５ＳＣＣ要約（ｌ５ＳＣＣＤ
ｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
）、 １９７９年２月」
Claims (1)
- １、アナログ信号を入力し抵抗分割によりＮ個の異なる
電圧を出力する抵抗分割回路と、該抵抗分割回路の出力
の中の１つの出力を制御信号により選択する切替スイッ
チと、該切替スイッチからの出力信号を一定周期でサン
プリングするサンプリングスイッチと、該サンプリング
スイッチの出力信号を充電するスイッチドキャパシタと
、一定周期で該スイッチドキャパシタの充電電荷を積分
するための１個の積分容量と１個の演算増幅器とからな
る積分手段とを備えたことを特徴とするプログラマブル
・スイッチドキャパシタフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1925785A JPS61179609A (ja) | 1985-02-05 | 1985-02-05 | プログラマブル・スイツチドキヤパシタフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1925785A JPS61179609A (ja) | 1985-02-05 | 1985-02-05 | プログラマブル・スイツチドキヤパシタフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61179609A true JPS61179609A (ja) | 1986-08-12 |
Family
ID=11994375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1925785A Pending JPS61179609A (ja) | 1985-02-05 | 1985-02-05 | プログラマブル・スイツチドキヤパシタフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61179609A (ja) |
-
1985
- 1985-02-05 JP JP1925785A patent/JPS61179609A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4331894A (en) | Switched-capacitor interolation filter | |
| US4703249A (en) | Stabilized current generator with single power supply, particularly for MOS integrated circuits | |
| US5220286A (en) | Single ended to fully differential converters | |
| US4806874A (en) | Switched capacitor amplifier circuit | |
| US4496858A (en) | Frequency to voltage converter | |
| JPH0435793B2 (ja) | ||
| US4364116A (en) | Switched-capacitor filter circuit having at least one simulated inductor | |
| JPS59136869A (ja) | デイジタルスイツチアナログ信号調整器 | |
| EP0163333B1 (en) | Filter arrangement | |
| US4329599A (en) | Switched-capacitor cosine filter | |
| JPS58125909A (ja) | スイツチドキヤパシタフイルタ | |
| US4354169A (en) | Switched-capacitor filter circuit having at least one simulated inductance having controlled switches, capacitors, and an amplifier | |
| US3973138A (en) | Bucket brigade transversal filter | |
| US4354250A (en) | Switched-capacitor source resistor simulation circuit | |
| JPS61179609A (ja) | プログラマブル・スイツチドキヤパシタフイルタ | |
| US5689206A (en) | Sc-integrator with switchable polarity | |
| US8552798B2 (en) | Method for offset compensation of a switched-capacitor amplifier and switched capacitor amplifier arrangement | |
| CA1168719A (en) | Switched-capacitor resistor simulation circuits | |
| US4559498A (en) | Symmetrical integrator and application of said integrator to an electric filter | |
| US4333157A (en) | Switched-capacitor floating-inductor simulation circuit | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| US4455666A (en) | Compensation of 1st order transfer inefficiency effect in a C.T.D. | |
| US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
| Fragniere et al. | Reactive components for pseudo-resistive networks | |
| JPH0660688A (ja) | サンプル・ホールド回路 |