JPS61191064A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS61191064A JPS61191064A JP60032040A JP3204085A JPS61191064A JP S61191064 A JPS61191064 A JP S61191064A JP 60032040 A JP60032040 A JP 60032040A JP 3204085 A JP3204085 A JP 3204085A JP S61191064 A JPS61191064 A JP S61191064A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- type
- pin
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体へテロ接合を有するフォトダイオードと
接合形電界効果トランジスタの一体化された化合物半導
体装置に関する。
接合形電界効果トランジスタの一体化された化合物半導
体装置に関する。
従来の技術
１．０〜１．７μ毒帯（長波長帯）の光フアイバ通信は
、高純度光ファイバがこの波長帯域で低発散、低損失の
特性を示すため、長距離伝送の手段として注目されてい
る。この長波長帯域における受光素子として、ＧｏやＩ
ｎＧａＡｓＴム５ｌ−ｙＰｙ（以後ＩｎＧａムｓＰと略
す）或はＩｎｋ、５３ ＧＩＬｏ、４７ Ｐ Ｃ以後Ｉ
ｎＧａＡｓと略す）を用いたＰＸＮフォトダイオード、
アバランシェフォトダイオード或はＰＩＮフォトダイオ
ードと増幅用の電界効果型トランジスタの一体化された
素子（以後ＰＩＮ／ＦＥＴと略す）の開発が行なわれて
いる。なかでもＰＩＮ／ＦＩＴは低雑音、高感度の受光
素子としての可能性を有している事がらＩｎＧａＡｓ又
はＩｎＧａＡｓＰ系の材料を用いて開発が行われている
。
、高純度光ファイバがこの波長帯域で低発散、低損失の
特性を示すため、長距離伝送の手段として注目されてい
る。この長波長帯域における受光素子として、ＧｏやＩ
ｎＧａＡｓＴム５ｌ−ｙＰｙ（以後ＩｎＧａムｓＰと略
す）或はＩｎｋ、５３ ＧＩＬｏ、４７ Ｐ Ｃ以後Ｉ
ｎＧａＡｓと略す）を用いたＰＸＮフォトダイオード、
アバランシェフォトダイオード或はＰＩＮフォトダイオ
ードと増幅用の電界効果型トランジスタの一体化された
素子（以後ＰＩＮ／ＦＥＴと略す）の開発が行なわれて
いる。なかでもＰＩＮ／ＦＩＴは低雑音、高感度の受光
素子としての可能性を有している事がらＩｎＧａＡｓ又
はＩｎＧａＡｓＰ系の材料を用いて開発が行われている
。
上記のＰＩＮ／１ｒＥＴは、ＩｎＰ基板上にエピタキシ
’ｒｋ成長させたＩｎＰ或はＩｎＧａＡｓやＩｎＧａＡ
ｇＰの層を用いてＰＩＮ受光素子とＦＩＥＴを一体化し
て形成するものであるが、ＩｎＧａＡＳ又はＩｎＧａＡ
ｓに近い組成を有するＩｎＧａＡｓＰの表面層が非常に
不安定であり、特にｐｎ接合部がこれらの層の表面に露
出した場合は、大きなリーク電流が生じていた。
’ｒｋ成長させたＩｎＰ或はＩｎＧａＡｓやＩｎＧａＡ
ｇＰの層を用いてＰＩＮ受光素子とＦＩＥＴを一体化し
て形成するものであるが、ＩｎＧａＡＳ又はＩｎＧａＡ
ｓに近い組成を有するＩｎＧａＡｓＰの表面層が非常に
不安定であり、特にｐｎ接合部がこれらの層の表面に露
出した場合は、大きなリーク電流が生じていた。
ＩｎＧａＡｓのＰＩＮフォトダイオードに関しては、Ｉ
ｎＧａＡｓをメサ構造にし、ＩｎＧａＡｓの全面を含む
領域に不純物を拡散して、ｐｎ接合がＩｎＰ表面上に形
成される様な構造の素子や、ＩｎＧａＡｇ上に更にＩｎ
Ｐ層を形成し、Ｉｎ９層の表面の一部に不純物の拡散さ
れたＰＩＮ素子が提案されている。
ｎＧａＡｓをメサ構造にし、ＩｎＧａＡｓの全面を含む
領域に不純物を拡散して、ｐｎ接合がＩｎＰ表面上に形
成される様な構造の素子や、ＩｎＧａＡｇ上に更にＩｎ
Ｐ層を形成し、Ｉｎ９層の表面の一部に不純物の拡散さ
れたＰＩＮ素子が提案されている。
ところがＰＩＮ／ｆｆＥＴのリーク電流に関しては、ポ
リイミド等によるパッジベージ百ン技術の検討はなされ
たものの構造の検討はほとんどなされていなかった。
リイミド等によるパッジベージ百ン技術の検討はなされ
たものの構造の検討はほとんどなされていなかった。
第２図に従来のブレチー形のＰＩＮ／ＦＩＴ、第３図に
従来のメサ形のＰＩＮ／ＦＩＴの断面構造を示も第２図
に於て、２１は半絶縁性基板であり、その上Ｋｎ型のＩ
ｎＧａＡｓ層が形成されており、その表面よ！１ｌＺｎ
を拡散する事により、ゲート拡散層２３、受光部拡散層
２４が形成されている。２５゜２６．２７．２８は、そ
れぞれソース電極、ゲート電極、ドレイン電極、受光部
電極である。２６゜２８は表面上で接続されており、受
光により２７．２８間に発生する電圧により、増幅され
たドレイン電流が２６から２７に向って流れる。
従来のメサ形のＰＩＮ／ＦＩＴの断面構造を示も第２図
に於て、２１は半絶縁性基板であり、その上Ｋｎ型のＩ
ｎＧａＡｓ層が形成されており、その表面よ！１ｌＺｎ
を拡散する事により、ゲート拡散層２３、受光部拡散層
２４が形成されている。２５゜２６．２７．２８は、そ
れぞれソース電極、ゲート電極、ドレイン電極、受光部
電極である。２６゜２８は表面上で接続されており、受
光により２７．２８間に発生する電圧により、増幅され
たドレイン電流が２６から２７に向って流れる。
第３図に於ては、３１は半絶縁性基板上に、ｎ型のＩｎ
Ｐ層３２．ｎ型のＩｎＧａＡＳ層３３更にｐ型のＩｎＧ
ａＡＳ層３４が形成され、ＦＩＣＴのソース電極３６．
ゲート電極３６．ドレイン電極３７が、ｎ 型Ｉｎ Ｐ
層３２の表面に設置されている。３８゜３９は、それぞ
れ３４及び３２上に設置された受光部電極である。動作
原理等は第２図のプレナー型めＰＩＮ／ＦＥＴと全く同
様である。
Ｐ層３２．ｎ型のＩｎＧａＡＳ層３３更にｐ型のＩｎＧ
ａＡＳ層３４が形成され、ＦＩＣＴのソース電極３６．
ゲート電極３６．ドレイン電極３７が、ｎ 型Ｉｎ Ｐ
層３２の表面に設置されている。３８゜３９は、それぞ
れ３４及び３２上に設置された受光部電極である。動作
原理等は第２図のプレナー型めＰＩＮ／ＦＥＴと全く同
様である。
発明が解決しようとする問題点
第２図に示すＰＩＮ／ＦＩＴの特長は、プラナ−構造で
製造が容易な事とＦＥＴのチャンネルに移動度の大きな
ＩｎＧａＡｓを用いている事であるが、ｐｎ接合がＩｎ
ＧａＡｓ ２２の表面に露出しているためリーク電流が
数１０ｍÅ以上と大きいという問題点がある。
製造が容易な事とＦＥＴのチャンネルに移動度の大きな
ＩｎＧａＡｓを用いている事であるが、ｐｎ接合がＩｎ
ＧａＡｓ ２２の表面に露出しているためリーク電流が
数１０ｍÅ以上と大きいという問題点がある。
また第３図に示すＰＩＮ／ＦＩＴでは、ＦＥＴ部のｐｎ
接合がＩｎＰ層３２０表面に露出しているので、表面の
リーク電流を低くする事は可能となっているが、受光部
のｐｎ接合がＩｎＧａＡｓの表面に形成されているので
、低暗電流性が確保しにくいという問題点がある。
接合がＩｎＰ層３２０表面に露出しているので、表面の
リーク電流を低くする事は可能となっているが、受光部
のｐｎ接合がＩｎＧａＡｓの表面に形成されているので
、低暗電流性が確保しにくいという問題点がある。
本発明は、このような問題点を解決し、従来のＰＩＮ／
Ｆｌ！：Ｔの様に、ｐｎ接合部が、ＩｎＧａＡｓ又はこ
れに近い組成のＩｎＧａＡｓＰの表面に露出せず、しか
も、ＦＥＴのチャンネルを移動度の大きなＩｎＧａＡｓ
又はこれに近い組成のＩｎＧａＡｓＰで形成し、低暗電
流でしかも高速のＰＩＮ／ＦＩＴを実現するものである
。
Ｆｌ！：Ｔの様に、ｐｎ接合部が、ＩｎＧａＡｓ又はこ
れに近い組成のＩｎＧａＡｓＰの表面に露出せず、しか
も、ＦＥＴのチャンネルを移動度の大きなＩｎＧａＡｓ
又はこれに近い組成のＩｎＧａＡｓＰで形成し、低暗電
流でしかも高速のＰＩＮ／ＦＩＴを実現するものである
。
問題点を解決するための手段
本発明は、半絶縁性ＩｎＰ基板に、第１導電形の” ０
．５３”０．４７ Ｐ又はＩ ｎ、 Ｇａ １−、 Ａ
ｓ １−ｙ Ｐｙなる第２の層が直接或は第１導電形の
ＩｎＰ又は上記Ｉｎよ”１−ｘ ＡＳｌ−ｙ Ｒ／より
も組成がＩｎＰに近いＩｎ、ｚＧ２Ｌ１−ｊ Ａｓ １
−ｙ／ Ｐｙ’なる第１の層を介して形成され、更に第
２の層の上に第１導電形のＸｎＰ又は上記Ｉ ｎ 、Ｇ
Ｌ １−ｚ Ａ Ｓ １−ｙ Ｐｙよりも組成がＩｎ
Ｐに近い工Ｈ，ｌＪ Ｇｅ＋−、／／人Ｓ １４１ Ｐ
ｙ／／なる第３の層を有し、光の受光部及び電界効果形
トランジスターのゲート部を形成する領域に、前記第３
層の表面から第２層との境界面近傍まで第２導電形の拡
散層又はイオン注入層が形成され、受光素子と増幅素子
の一体化された化合物半導体装置を作製する事により前
記の問題点を解決するものである。
．５３”０．４７ Ｐ又はＩ ｎ、 Ｇａ １−、 Ａ
ｓ １−ｙ Ｐｙなる第２の層が直接或は第１導電形の
ＩｎＰ又は上記Ｉｎよ”１−ｘ ＡＳｌ−ｙ Ｒ／より
も組成がＩｎＰに近いＩｎ、ｚＧ２Ｌ１−ｊ Ａｓ １
−ｙ／ Ｐｙ’なる第１の層を介して形成され、更に第
２の層の上に第１導電形のＸｎＰ又は上記Ｉ ｎ 、Ｇ
Ｌ １−ｚ Ａ Ｓ １−ｙ Ｐｙよりも組成がＩｎ
Ｐに近い工Ｈ，ｌＪ Ｇｅ＋−、／／人Ｓ １４１ Ｐ
ｙ／／なる第３の層を有し、光の受光部及び電界効果形
トランジスターのゲート部を形成する領域に、前記第３
層の表面から第２層との境界面近傍まで第２導電形の拡
散層又はイオン注入層が形成され、受光素子と増幅素子
の一体化された化合物半導体装置を作製する事により前
記の問題点を解決するものである。
作用
上記の手段により、ｐｎ接合はＩｎＰ又はこれに近いＩ
ｎＧＩＬＡｓＰの表面に露出するので、表面リーク電流
が低減され、かつ高速のＦｚでと一体化したプレチー形
のＰＩＮ／ＦＥ’ｆが実現できる。
ｎＧＩＬＡｓＰの表面に露出するので、表面リーク電流
が低減され、かつ高速のＦｚでと一体化したプレチー形
のＰＩＮ／ＦＥ’ｆが実現できる。
実施例
本発明の実施例を第１図に示す。１は半絶縁性の基板で
あり、その（１１１）入面上に、約０．６μ鴨のｎ−Ｉ
ｎＰ層２１層２よりも移動度が大きく約１．５μｍのｎ
Ｉ ｎ ０．５３ Ｇ ＆ｏ、ａｑ人Ｓ層３１及び
層３よりも移動度が小さく約１．４１ｍのｎ−ＩｎＰ層
４がエピタキシャル成長されている。これらの層のキャ
リア濃度は約１０ である。そして、受光部及びＦＩＴ
のゲートを形成するためにその表面よりＺｎ が拡散さ
れ、それぞれ５及びｅのｐ型領域が形成されている。７
及び８はそれぞれソース及びドレイン電極であり、ムｕ
／Ｓｎ／ムＵで形成されている。一方９，１ｏはゲート
電極及び受光部電極でムｕ／Ｃｒで形成されている。こ
の実施例においては、受光部径は１００メｍφであり、
また、ゲート幅は６メｍ、ゲート長１Ｍである。
あり、その（１１１）入面上に、約０．６μ鴨のｎ−Ｉ
ｎＰ層２１層２よりも移動度が大きく約１．５μｍのｎ
Ｉ ｎ ０．５３ Ｇ ＆ｏ、ａｑ人Ｓ層３１及び
層３よりも移動度が小さく約１．４１ｍのｎ−ＩｎＰ層
４がエピタキシャル成長されている。これらの層のキャ
リア濃度は約１０ である。そして、受光部及びＦＩＴ
のゲートを形成するためにその表面よりＺｎ が拡散さ
れ、それぞれ５及びｅのｐ型領域が形成されている。７
及び８はそれぞれソース及びドレイン電極であり、ムｕ
／Ｓｎ／ムＵで形成されている。一方９，１ｏはゲート
電極及び受光部電極でムｕ／Ｃｒで形成されている。こ
の実施例においては、受光部径は１００メｍφであり、
また、ゲート幅は６メｍ、ゲート長１Ｍである。
なお、層３がＩｎ、 Ｇａ、、ム５ｓ−ｙＰｙよりなる
とき、層２，４は層３よりもＩｎＰに近いより移動度の
小さいＩｎＧａＡｓＰ層であればよい。また、ｐ型領域
６，６への不純物はイオン注入を用いてもよい０丘の実
施例により、同一サイズの従来のＰＩＮ／ＦＩＣＴに比
較して、リーク電流が約２０ｎムから約０．１ｎÅ以下
に低減させる事ができた。一方ＦＩＴの遮断周波数は第
２図の構成とほぼ同じく約１．５ＧＨｚである事も確か
められた。更に、ｐ−ＩｎＰ層５は、受光部における窓
層として働いており、受光部に入射する長波長帯の光の
ほとんどがＩｎＰ層４を透過し、電界のかかつているＩ
ｎＧａＡｓ層３で吸収される事になるので、量子効率も
向上する事は自明である。すた実施例で用いたｎ−Ｉｎ
Ｐ層２は、存在しなくとも特性に大きな影響を及ぼすも
のではない事も自明である。
とき、層２，４は層３よりもＩｎＰに近いより移動度の
小さいＩｎＧａＡｓＰ層であればよい。また、ｐ型領域
６，６への不純物はイオン注入を用いてもよい０丘の実
施例により、同一サイズの従来のＰＩＮ／ＦＩＣＴに比
較して、リーク電流が約２０ｎムから約０．１ｎÅ以下
に低減させる事ができた。一方ＦＩＴの遮断周波数は第
２図の構成とほぼ同じく約１．５ＧＨｚである事も確か
められた。更に、ｐ−ＩｎＰ層５は、受光部における窓
層として働いており、受光部に入射する長波長帯の光の
ほとんどがＩｎＰ層４を透過し、電界のかかつているＩ
ｎＧａＡｓ層３で吸収される事になるので、量子効率も
向上する事は自明である。すた実施例で用いたｎ−Ｉｎ
Ｐ層２は、存在しなくとも特性に大きな影響を及ぼすも
のではない事も自明である。
発明の効果
以上の様に本発明によれば高速、低暗電流、高効率なし
かもプレナー型の受光素子を実現する事が可能である。
かもプレナー型の受光素子を実現する事が可能である。
第１図は本発明の一実施例におけるＰＩＮ／ＦｌＥＴの
構造を示す図、第２図は従来のプレチー形ＰＩＮ／ＦＩ
ＥＴの構造を示す図、第３図は従来のメプ。 形のＰＩＮ／ＦＩＴの構造を示す図である。 １・・・・・・半絶縁性ＩｎＰ基板、２，４・・・・・
・ｎ−ＩｎＰ層、３・・・・・・ｎ −ＩｎＧａムＳ層
。
構造を示す図、第２図は従来のプレチー形ＰＩＮ／ＦＩ
ＥＴの構造を示す図、第３図は従来のメプ。 形のＰＩＮ／ＦＩＴの構造を示す図である。 １・・・・・・半絶縁性ＩｎＰ基板、２，４・・・・・
・ｎ−ＩｎＰ層、３・・・・・・ｎ −ＩｎＧａムＳ層
。
Claims (1)
- 半絶縁性ＩｎＰ基板に、第１導電形のＩｎ＿０＿．＿５
＿３Ｇａ＿０＿．＿４＿７Ｐ又はＩｎ＿ｘＧａ＿１＿−
＿ｘＡｓ＿１＿−＿ｙＰ＿ｙなる第２の層が直接或は第
１導電形のＩｎＰ又は上記Ｉｎ＿ｘＧａ＿１＿−＿ｘＡ
ｓ＿１＿−＿ｙＰ＿ｙよりも組成がＩｎＰに近いＩｎ＿
ｘ＿′Ｇａ＿１＿−＿ｘ＿′Ａｓ＿１＿−＿ｙ＿′Ｐ＿
ｙ＿′なる第１の層を介して形成され、更に前記第２の
層の上に第１導電形の上記ＩｎＰ又は上記Ｉｎ＿ｘＧａ
＿１＿−＿ｘＡｓ＿１＿−＿ｙＰ＿ｙよりも組成がＩｎ
Ｐに近いＩｎ＿ｘ＿″Ｇａ＿１＿−＿ｘ＿″Ａｓ＿１＿
−＿ｙ＿″Ｐ＿ｙ＿″なる第３の層を有し、光の受光部
及び電界効果形トランジスターのゲート部を形成する領
域に、前記第３層の表面から第２層との境界面近傍まで
、第２導電形の拡散層又はイオン注入層が形成されてい
る事を特徴とする化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60032040A JPS61191064A (ja) | 1985-02-20 | 1985-02-20 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60032040A JPS61191064A (ja) | 1985-02-20 | 1985-02-20 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191064A true JPS61191064A (ja) | 1986-08-25 |
Family
ID=12347752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60032040A Pending JPS61191064A (ja) | 1985-02-20 | 1985-02-20 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191064A (ja) |
-
1985
- 1985-02-20 JP JP60032040A patent/JPS61191064A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Campbell et al. | InP/InGaAs heterojunction phototransistors | |
| Leu et al. | A high‐gain, high‐bandwidth In0. 53Ga0. 47As/InP heterojunction phototransistor for optical communications | |
| US4390889A (en) | Photodiode having an InGaAs layer with an adjacent InGaAsP p-n junction | |
| US5107319A (en) | Monolithically integrated photodiode-fet combination | |
| US4346394A (en) | Gallium arsenide burrus FET structure for optical detection | |
| JP3687700B2 (ja) | フォトダイオード | |
| JPS582077A (ja) | 半導体デバイス | |
| Ohnaka et al. | A planar InGaAs PIN/JFET fiber-optic detector | |
| US4416053A (en) | Method of fabricating gallium arsenide burris FET structure for optical detection | |
| JPS61191063A (ja) | 化合物半導体装置 | |
| US4914494A (en) | Avalanche photodiode with central zone in active and absorptive layers | |
| JPS61191064A (ja) | 化合物半導体装置 | |
| TWI722305B (zh) | 第二型混成吸收光偵測器 | |
| JPS61170079A (ja) | 半導体受光素子 | |
| CA1182200A (en) | High sensitivity photon feedback photodetectors | |
| JP2730471B2 (ja) | 超格子アバランシェフォトダイオード | |
| KR20030054665A (ko) | 저온성장 화합물반도체를 이용한 ｈｅｍｔ 구조의 ｍｓｍ광검출기 제조방법 | |
| Campbell | Photodetectors and compatible low-noise amplifiers for long-wavelength light wave systems | |
| JPS61191065A (ja) | 半導体装置 | |
| Leheny et al. | An integrated PIN/JFET photoreceiver for long wavelength optical systems | |
| JPH0437591B2 (ja) | ||
| Wang et al. | High-bandwidth and low-dark-current planar InAlAs/InGaAs avalanche photodiodes | |
| Jang et al. | Wavelength dependent characteristics of high-speed metamorphic photodiodes | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JP3699961B2 (ja) | フォトダイオード |