JPS6119151A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6119151A JPS6119151A JP59139629A JP13962984A JPS6119151A JP S6119151 A JPS6119151 A JP S6119151A JP 59139629 A JP59139629 A JP 59139629A JP 13962984 A JP13962984 A JP 13962984A JP S6119151 A JPS6119151 A JP S6119151A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- metal wiring
- semiconductor element
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/501—Inductive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の構造に関し、特に内部論理演算回
路を備えた大規模半導体装置の構成に適するものである
。
路を備えた大規模半導体装置の構成に適するものである
。
（従来の技術）
内部に論理演算回路を持つ半導体装置では、その集積度
がますます大規模化されるに伴ない、入出力回路部と内
部論理演算回路部への電源供給源を分離し、それぞれ個
別に設けた方が良いことが知られている。それは例えば
論理演算回路を構成するクリップ・７０ツブ回路が雑音
に弱く、電源の過渡変動分が大きな入出力回路部の影響
で、論理内容を容易に反転させる、誤動作の原因が知ら
れているからである。しかし、半導体容器から引出し得
る外部リード（以下ピンという）数に制限があること、
また使用者の便宜上から電源端子を個別に設けることは
好ましくないので、これら２つの回路への電源の給電は
一本のビンを共有させ。
がますます大規模化されるに伴ない、入出力回路部と内
部論理演算回路部への電源供給源を分離し、それぞれ個
別に設けた方が良いことが知られている。それは例えば
論理演算回路を構成するクリップ・７０ツブ回路が雑音
に弱く、電源の過渡変動分が大きな入出力回路部の影響
で、論理内容を容易に反転させる、誤動作の原因が知ら
れているからである。しかし、半導体容器から引出し得
る外部リード（以下ピンという）数に制限があること、
また使用者の便宜上から電源端子を個別に設けることは
好ましくないので、これら２つの回路への電源の給電は
一本のビンを共有させ。
一つの電源から行なうよう妥協がはかられる。すなわち
、半導体素子上に形成された２つの回路に供給される電
源パッドは、半導体素子を載置する基板上の一つの金属
配線にボンディングされる。
、半導体素子上に形成された２つの回路に供給される電
源パッドは、半導体素子を載置する基板上の一つの金属
配線にボンディングされる。
（発明が解決しようとする問題点）
通常用いられている半導体容器には、半導体素子を中心
に金属配線が放射状に形成されているので、上記２つの
回路に供給されるそれぞれの電源のパッドは、これらの
一本の金属配線上にまとめてボンディングされる。
に金属配線が放射状に形成されているので、上記２つの
回路に供給されるそれぞれの電源のパッドは、これらの
一本の金属配線上にまとめてボンディングされる。
しかしながら、金属配線の線幅そのものがすでに狭いの
で、複数個のボンディングに耐えられないものが少なく
なく、生産歩溜シを著しく低下させる。また雑音周波数
が高周波になると従来問題とされなかった金属配線の寄
生インダクタンス成分の影響が顕在化し、電源電圧の過
度変動分がよ）一層大きくなるため本来、電源変動が起
ってはならない内部論理演算回路への電源に前記過渡変
動分がそのまま伝達してしまう。
で、複数個のボンディングに耐えられないものが少なく
なく、生産歩溜シを著しく低下させる。また雑音周波数
が高周波になると従来問題とされなかった金属配線の寄
生インダクタンス成分の影響が顕在化し、電源電圧の過
度変動分がよ）一層大きくなるため本来、電源変動が起
ってはならない内部論理演算回路への電源に前記過渡変
動分がそのまま伝達してしまう。
従来、これらの問題点には、回路設計段階でマージンを
設けるか或いは使用規格に制限条項を作るなどの対策が
便宜的に行なわれているのみで、抜本的解決策がとられ
たことはない。
設けるか或いは使用規格に制限条項を作るなどの対策が
便宜的に行なわれているのみで、抜本的解決策がとられ
たことはない。
（発明の目的）
本発明の目的は、上記の情況に鑑み、電源パッドとのボ
ンディング強度が安定し、且つ寄生インダクタンス成分
の影響を減少せしめ得る形状の金属配線を絶縁基板上に
備えた半導体装置を提供することである。
ンディング強度が安定し、且つ寄生インダクタンス成分
の影響を減少せしめ得る形状の金属配線を絶縁基板上に
備えた半導体装置を提供することである。
（発明の構成）
本発明の半導体装置は、半導体素子と、前記半導体素子
を載置する絶縁基板と、前記絶縁基板上に一つの基幹部
と複数個の分岐部とを備えて形成され、前記半導体素子
の入出力回路部および論理演算回路部からそれぞれ個別
に引出される電源接続細線を、前記複数個の分岐部を介
し、一つの基幹部から共用する一つの外部引出しリード
に接続する金属配線とを含む。
を載置する絶縁基板と、前記絶縁基板上に一つの基幹部
と複数個の分岐部とを備えて形成され、前記半導体素子
の入出力回路部および論理演算回路部からそれぞれ個別
に引出される電源接続細線を、前記複数個の分岐部を介
し、一つの基幹部から共用する一つの外部引出しリード
に接続する金属配線とを含む。
（問題点を解決するための手段）
すなわち、本発明によれば、半導体素子を載置する絶縁
基板には、外部引出しリードの一つに接続する基幹部と
複数個の分岐部とを備えた金属配線が従来の金属配線形
状に代えて形成される。ここで、半導体素子の入出力回
路部および論理演算回路部から電源パッドを介しそれぞ
れ個別に引出される電源接続細線は、金属配線が備える
複数個の分岐部にそれぞれ個別にボンディングされ、そ
れぞれが一つの基幹部を通って一つの外部引出しリード
に接続されることによシ、一つの共通電源から給電され
る。
基板には、外部引出しリードの一つに接続する基幹部と
複数個の分岐部とを備えた金属配線が従来の金属配線形
状に代えて形成される。ここで、半導体素子の入出力回
路部および論理演算回路部から電源パッドを介しそれぞ
れ個別に引出される電源接続細線は、金属配線が備える
複数個の分岐部にそれぞれ個別にボンディングされ、そ
れぞれが一つの基幹部を通って一つの外部引出しリード
に接続されることによシ、一つの共通電源から給電され
る。
（作用）
本発明によれば、半導体素子から個別に引出される電源
接続細線は、金属配線の分岐部にそれぞれ個別にボンデ
ィングされるので、ボンディング作業効率および強度を
著しく向上せしめ得る。また、金属配線のボンディング
部は複数個の分岐部からなるので、電源の過渡変動分は
変動する回路にのみ影響を与え他の同一電源への過渡変
動分はｉしく減少せしめる事ができる。
接続細線は、金属配線の分岐部にそれぞれ個別にボンデ
ィングされるので、ボンディング作業効率および強度を
著しく向上せしめ得る。また、金属配線のボンディング
部は複数個の分岐部からなるので、電源の過渡変動分は
変動する回路にのみ影響を与え他の同一電源への過渡変
動分はｉしく減少せしめる事ができる。
（実施例）
第１図は本発明半導体装置の、一実施例を示す上部欠截
傾視図で、絶縁基板上における金属配線の形状が良く理
解し得るよう拡大して表わされている。本実施例では、
絶縁基板１と、アイランド２と、その領域内に載置され
た半導体素子３と、半導体素子３に設けられた電源パッ
ド４ａ、４ｂおよび４Ｃと、一つの基幹部５ａおよび２
つの分岐部５ｂ、５ｃとを備える絶縁基板１上の金属配
線と、通常の金属配線６と、上記電源パッドと金属配線
の分岐部間を接続するボンディング線７ｍ、７ｂ。
傾視図で、絶縁基板上における金属配線の形状が良く理
解し得るよう拡大して表わされている。本実施例では、
絶縁基板１と、アイランド２と、その領域内に載置され
た半導体素子３と、半導体素子３に設けられた電源パッ
ド４ａ、４ｂおよび４Ｃと、一つの基幹部５ａおよび２
つの分岐部５ｂ、５ｃとを備える絶縁基板１上の金属配
線と、通常の金属配線６と、上記電源パッドと金属配線
の分岐部間を接続するボンディング線７ｍ、７ｂ。
７Ｃと、金属配線の基幹部５ａに接続する外部引出シリ
ード（ビン）８および通常の金属配線６に接続するビン
９とを含む。ここで、半導体素子３は、ＴＴＬ回路で構
成される入出力部とＥＣＬ回路で構成される論理演算部
とからなシ、それぞれの電源配線パターンは互いに分離
して形成されている。一般にＴＴＬ＠−Ｍは動作速度は
遅いが論理振巾が大きいため外部からの到来雑音の影響
を受ける程度が小さく、１０１回路はこれとは全く逆の
性質を持つ。従って、電源電圧の過渡変動は論理演算回
路部に致命的影響を与える。特に集積度が大きくなシ入
出力部の回路数が増えて外部信号間とのやシとシが活発
となって、駆動電流も大きくなると、電源の過渡変動に
よる論理演算回路部への影響の危険は一層増大する。こ
れは勿論、２つの回路への供給電源が一つの電源および
ビンを共用しているからである。一般に、この給電回路
構成では、電源の過渡変動分ΔＶは絶縁基板上の金属配
線が有する寄生インダクタンスＬおよび抵抗Ｒｉの大き
さに関係し、 ΔＶ ＝ Ｌ ｄ ｉ／ｄ ｔ ＋ Ｒｉで表わす
ことができる。すなわち、出力回路の同時動作個数の増
大によるｄｉ酸成分増大や、周波数の増加によるｄｔ
成分の減少は金属配線の寄生インダクタンス成分を無視
し得りくシ、電源の過渡変動分を急激に増大させ、論理
演算回路部の演算内容を反転させた）、論理不良をおこ
したシするようになる。
ード（ビン）８および通常の金属配線６に接続するビン
９とを含む。ここで、半導体素子３は、ＴＴＬ回路で構
成される入出力部とＥＣＬ回路で構成される論理演算部
とからなシ、それぞれの電源配線パターンは互いに分離
して形成されている。一般にＴＴＬ＠−Ｍは動作速度は
遅いが論理振巾が大きいため外部からの到来雑音の影響
を受ける程度が小さく、１０１回路はこれとは全く逆の
性質を持つ。従って、電源電圧の過渡変動は論理演算回
路部に致命的影響を与える。特に集積度が大きくなシ入
出力部の回路数が増えて外部信号間とのやシとシが活発
となって、駆動電流も大きくなると、電源の過渡変動に
よる論理演算回路部への影響の危険は一層増大する。こ
れは勿論、２つの回路への供給電源が一つの電源および
ビンを共用しているからである。一般に、この給電回路
構成では、電源の過渡変動分ΔＶは絶縁基板上の金属配
線が有する寄生インダクタンスＬおよび抵抗Ｒｉの大き
さに関係し、 ΔＶ ＝ Ｌ ｄ ｉ／ｄ ｔ ＋ Ｒｉで表わす
ことができる。すなわち、出力回路の同時動作個数の増
大によるｄｉ酸成分増大や、周波数の増加によるｄｔ
成分の減少は金属配線の寄生インダクタンス成分を無視
し得りくシ、電源の過渡変動分を急激に増大させ、論理
演算回路部の演算内容を反転させた）、論理不良をおこ
したシするようになる。
本実施例の給電配線は２個の分岐部５ｂ、５ｃを備える
ので、あたかも各々が独立した外部リード端子より供給
されているかのように動作させる事ができる。勿論分岐
部の数は任意に定めることができる。従って、論理演算
回路部に影響を与える入出力回路部での電源の過渡変動
分は、金属配線の分岐点までで非常に小さくすることが
できる。
ので、あたかも各々が独立した外部リード端子より供給
されているかのように動作させる事ができる。勿論分岐
部の数は任意に定めることができる。従って、論理演算
回路部に影響を与える入出力回路部での電源の過渡変動
分は、金属配線の分岐点までで非常に小さくすることが
できる。
また、ボンディング面積も大きくとれるので、その強度
は大であシ高信頼性の半導体装置を構成し得る。
は大であシ高信頼性の半導体装置を構成し得る。
（発明の効果）
以上詳細に説明したように、本発明Ｋかかる給電回路構
成の半導体装置は、ボンディングがし易く歩溜シ向上が
はかられ信頼性を高め得ること。
成の半導体装置は、ボンディングがし易く歩溜シ向上が
はかられ信頼性を高め得ること。
内部論理演算回路が電源の入出力回路部によシ発生する
過渡変動に対して可成シ自由に設計し得ること、使用規
格に制限条項を入れる必要がないこと、更には入出力部
の取扱い電力を大きくでき、大規模且つ高速の論理演算
素子を容易に得ることができるなど、きわめて顕著なる
効果を有する。
過渡変動に対して可成シ自由に設計し得ること、使用規
格に制限条項を入れる必要がないこと、更には入出力部
の取扱い電力を大きくでき、大規模且つ高速の論理演算
素子を容易に得ることができるなど、きわめて顕著なる
効果を有する。
第１図は本発明半導体装置の一実施例を示す上部欠截傾
視図である。 １・・・・・・絶縁基板、２・・・・・・アイランド、
３・・・・・・半導体素子、４ａ、４ｂ、４ｃ・・・・
・・電源パッド、５ａ・・・：・・金属配線の基幹部、
５ｂ、５ｃ・・・・・・金属配線の分岐部、８・・・・
・・電源用ピン。 代理人 弁理士 内 原 晋 箭 １図
視図である。 １・・・・・・絶縁基板、２・・・・・・アイランド、
３・・・・・・半導体素子、４ａ、４ｂ、４ｃ・・・・
・・電源パッド、５ａ・・・：・・金属配線の基幹部、
５ｂ、５ｃ・・・・・・金属配線の分岐部、８・・・・
・・電源用ピン。 代理人 弁理士 内 原 晋 箭 １図
Claims (1)
- 半導体素子と、前記半導体素子を載置する絶縁基板と、
前記絶縁基板上に一つの基幹部と複数個の分岐部とを備
えて形成され、前記半導体素子の入出力回路部および論
理演算回路部からそれぞれ個別に引出される電源接続細
線を、前記複数個の分岐部をそれぞれ介し、一つの基幹
部から共用する一つの外部引出しリードに接続する金属
配線とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139629A JPS6119151A (ja) | 1984-07-05 | 1984-07-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139629A JPS6119151A (ja) | 1984-07-05 | 1984-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6119151A true JPS6119151A (ja) | 1986-01-28 |
Family
ID=15249727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139629A Pending JPS6119151A (ja) | 1984-07-05 | 1984-07-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420747U (ja) * | 1987-07-27 | 1989-02-01 | ||
| JPH02170547A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体集積回路 |
-
1984
- 1984-07-05 JP JP59139629A patent/JPS6119151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420747U (ja) * | 1987-07-27 | 1989-02-01 | ||
| JPH02170547A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982632A (en) | Short power signal path integrated circuit package | |
| US5646451A (en) | Multifunctional chip wire bonds | |
| US5455460A (en) | Semiconductor device having complimentary bonding pads | |
| JPS63131561A (ja) | 電子パツケージ | |
| US4979016A (en) | Split lead package | |
| US5895977A (en) | Bond pad functional layout on die to improve package manufacturability and assembly | |
| US6016003A (en) | Chip-lead interconnection structure in a semiconductor device | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JPS6119151A (ja) | 半導体装置 | |
| KR930010104B1 (ko) | 반도체 집적회로 | |
| JPS6020524A (ja) | 半導体集積回路装置 | |
| JPS58124262A (ja) | 集積回路装置 | |
| JPH01111342A (ja) | 集積回路用パッケージ | |
| JPS59100550A (ja) | 半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| US12394693B2 (en) | Integrated circuit package with star-connected lead | |
| KR940003377B1 (ko) | 반도체 집적회로장치 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| KR200169351Y1 (ko) | 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지 | |
| JPH01257348A (ja) | スタンダード・セル集積回路装置 | |
| JPS6022327A (ja) | 半導体装置 | |
| JPS6211256A (ja) | 半導体集積回路装置 | |
| JPS6240752A (ja) | 半導体装置 | |
| JPS59215749A (ja) | 半導体集積回路用低雑音パツケ−ジ | |
| JPH01145842A (ja) | 半導体装置 |