JPS6119182A - 薄膜ホール効果変換器の製造方法 - Google Patents
薄膜ホール効果変換器の製造方法Info
- Publication number
- JPS6119182A JPS6119182A JP60132124A JP13212485A JPS6119182A JP S6119182 A JPS6119182 A JP S6119182A JP 60132124 A JP60132124 A JP 60132124A JP 13212485 A JP13212485 A JP 13212485A JP S6119182 A JPS6119182 A JP S6119182A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- transducer
- hall effect
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、薄膜ホール効果変換器の製造方法に関し、評
言すれば、基板上に薄膜形状に真空蒸着されかつ半導体
の新たな溶融による蒸着に続いて元の場所で再結晶化さ
れる半導体からなる型の薄膜ホール効果変換器の製造方
法に関するものである。
言すれば、基板上に薄膜形状に真空蒸着されかつ半導体
の新たな溶融による蒸着に続いて元の場所で再結晶化さ
れる半導体からなる型の薄膜ホール効果変換器の製造方
法に関するものである。
ホール効果は公知の物理的原理でありかつ磁界を測定す
るのに広く使用されて″おシ、その本質を第1図により
明らかにする。半導体1ilt誘導コイルB内に置かれ
かつこの半導体1を電流Iが横切る(工とBは垂直)0 ホール電圧は、半導体1が垂直磁気誘導EICさらされ
るとき、半導体1内に循環する電流工に対して平行な2
つの辺2,3間に現われる電圧VHである。この電圧は
半導体1内で動く電子の磁気誘導BVcよる偏差に基因
する。
るのに広く使用されて″おシ、その本質を第1図により
明らかにする。半導体1ilt誘導コイルB内に置かれ
かつこの半導体1を電流Iが横切る(工とBは垂直)0 ホール電圧は、半導体1が垂直磁気誘導EICさらされ
るとき、半導体1内に循環する電流工に対して平行な2
つの辺2,3間に現われる電圧VHである。この電圧は
半導体1内で動く電子の磁気誘導BVcよる偏差に基因
する。
種々の量を関連づける法則は次式のごとく表わされる。
すなわち、
n@1llli
ここで、nは立方センナメートル当りの誘導電子の数、
tは材料の厚さおよびeは電子チャージである。したが
って、式(1)は、1yとVHxが公知であるならば、
定比例内での誘導B2の決定を可能にする。
tは材料の厚さおよびeは電子チャージである。したが
って、式(1)は、1yとVHxが公知であるならば、
定比例内での誘導B2の決定を可能にする。
良好な感度を有するために、半導体材料は最小キャリヤ
密度nおよび厚さtで求められる。
密度nおよび厚さtで求められる。
(1)式に基づいて、VHを増大するためには極性を付
与している電流lを増大すれば十分であることが想像で
きる。しかしながら、あいにく、■の増大には、結果と
して生じる温度上昇により実際に/l限界がある。#記
限界を拡大するためには良好な導電率を持つ半導体を有
することが必要である。
与している電流lを増大すれば十分であることが想像で
きる。しかしながら、あいにく、■の増大には、結果と
して生じる温度上昇により実際に/l限界がある。#記
限界を拡大するためには良好な導電率を持つ半導体を有
することが必要である。
この導電率は次式、
σ=e11n・In ・・ψ(2)こ
こで、Inは負のチャージ、で表わされるので、良好な
導電率を有するためには、キャリヤの最大移動度μ。を
持つ半導体を使用する必要があることが明らかとなる。
こで、Inは負のチャージ、で表わされるので、良好な
導電率を有するためには、キャリヤの最大移動度μ。を
持つ半導体を使用する必要があることが明らかとなる。
この基準を最も満足させる半導体はμ。= 78000
cmrl/VBk有するInBbおよび33000 c
J/ V aを有するInAsである。比較のために記
載すれば、 GaAaはμ。=8500.InPはμ。
cmrl/VBk有するInBbおよび33000 c
J/ V aを有するInAsである。比較のために記
載すれば、 GaAaはμ。=8500.InPはμ。
=4600.Ge1jμ。= 3900そして81はμ
。= 1900である。
。= 1900である。
それゆえ、好ましくは、より大きな移動度は別として、
525℃の最低溶融点を有するInSbが使用される。
525℃の最低溶融点を有するInSbが使用される。
変換器の製造に関する新規技術の開発を通して最近重要
となってきている他の基準は多数の小さな変換器の大量
かつしたがって経済性を許容するようなその適性である
。
となってきている他の基準は多数の小さな変換器の大量
かつしたがって経済性を許容するようなその適性である
。
したがって、要約すると、このような技術に関して要求
される主たる特性は、 (1)高移動度のキャリヤμ を有する材料を使用する
こと、 (2)最小の半導体の厚さt′t−許容すること、(3
)極めて小さな変換器(数ミクロン)の形成を許容する
こと、 (4)極めて多数の変換器の同時生産を導くことに基礎
を直いている。
される主たる特性は、 (1)高移動度のキャリヤμ を有する材料を使用する
こと、 (2)最小の半導体の厚さt′t−許容すること、(3
)極めて小さな変換器(数ミクロン)の形成を許容する
こと、 (4)極めて多数の変換器の同時生産を導くことに基礎
を直いている。
ホール効果検知器を製造するための旧来のかつ現在量も
広く知られている技術はXnBbまたはInAsの単結
晶のインゴットを使用し、これらのインゴットを薄片に
切断し、これらの薄片を基板に結合し、これらの薄片を
研磨してより薄くかつ次いで所望の形状の変換器を得る
ために材料をエツチングしてなる。
広く知られている技術はXnBbまたはInAsの単結
晶のインゴットを使用し、これらのインゴットを薄片に
切断し、これらの薄片を基板に結合し、これらの薄片を
研磨してより薄くかつ次いで所望の形状の変換器を得る
ために材料をエツチングしてなる。
この方法によれば、条件1はほぼ完全な単結晶を使用す
ることができるために極めて良好に満足させられる。条
件4は部分的に満足させられる。
ることができるために極めて良好に満足させられる。条
件4は部分的に満足させられる。
しかしながら、多大な予防措置が取られるときのみさら
に高い値を示す約10μmの厚さを達成することかでき
るため、条件2および3を満足させることは極めて困難
である。感度損失とは別に、このかなりの厚さはエツチ
ング形状の精密さかつしたがって得られることができる
変換器の寸法(数十ミクロン)を制限し、ところが、多
くの用途は約1ミクロンの変換器を要求している。
に高い値を示す約10μmの厚さを達成することかでき
るため、条件2および3を満足させることは極めて困難
である。感度損失とは別に、このかなりの厚さはエツチ
ング形状の精密さかつしたがって得られることができる
変換器の寸法(数十ミクロン)を制限し、ところが、多
くの用途は約1ミクロンの変換器を要求している。
この困難に直面して、多くの研究所が基板上に直接半導
体を蒸着するための薄膜技術を、使用することを検討し
た。この場合に、厚膜工り何分の1ミクロンの厚さを有
する膜の方が蒸着し易いため、条件2,3および4を満
足させることは容易である0 しかしながら、この場合に、条件1を満足させることは
極めて困難である。したがって、真空蒸着によって得ら
れた材料は多結晶である。すなわち電子の移動度を著し
く制限する多数の極めて小さな結晶によって形成され、
移動度は一般にInSbの場合において1000cJ/
Vs以下である。例外的な情況下では、極めて制御し難
い蒸着条件を使用して10000 c4/ ’/ sを
達成することができるが、再現性が不十分である。
体を蒸着するための薄膜技術を、使用することを検討し
た。この場合に、厚膜工り何分の1ミクロンの厚さを有
する膜の方が蒸着し易いため、条件2,3および4を満
足させることは容易である0 しかしながら、この場合に、条件1を満足させることは
極めて困難である。したがって、真空蒸着によって得ら
れた材料は多結晶である。すなわち電子の移動度を著し
く制限する多数の極めて小さな結晶によって形成され、
移動度は一般にInSbの場合において1000cJ/
Vs以下である。例外的な情況下では、極めて制御し難
い蒸着条件を使用して10000 c4/ ’/ sを
達成することができるが、再現性が不十分である。
この事態を改善するために、多くの研究所は、同化中に
より大きな結晶の大きさを得るように、蒸着後金属を再
溶融しながら基板上に半導体を直接結晶化することを考
えた。この分野において発表された最も興味ある結果は
多分、[薄い固形膜(シン・ソリッド・フィルム) J
、1972年jlE12号、第291頁のニー・アール
・クローソンの結果である。
より大きな結晶の大きさを得るように、蒸着後金属を再
溶融しながら基板上に半導体を直接結晶化することを考
えた。この分野において発表された最も興味ある結果は
多分、[薄い固形膜(シン・ソリッド・フィルム) J
、1972年jlE12号、第291頁のニー・アール
・クローソンの結果である。
この著者は「ホット・ワイヤ法」と呼ぶことができる再
結晶化方法を実施した。第2図に略示されるこの方法は
、基板4上に蒸着された薄膜1の近傍に緊張した抵抗線
5を置き、該抵抗線5に電流を通すことによシ薄膜1を
狭い幅6(〜1 ysm )にわたって溶融しそして抵
抗線5を動かすことにより溶融区域6を基板4の前面に
移動してなる。
結晶化方法を実施した。第2図に略示されるこの方法は
、基板4上に蒸着された薄膜1の近傍に緊張した抵抗線
5を置き、該抵抗線5に電流を通すことによシ薄膜1を
狭い幅6(〜1 ysm )にわたって溶融しそして抵
抗線5を動かすことにより溶融区域6を基板4の前面に
移動してなる。
したがって、溶融区域6は多結晶部分7を半導体1の再
結晶される部分8から分離する。
結晶される部分8から分離する。
この発表に続いて、この方法は事実上如何なる変更もな
しに幾つかの研究所により取り上げられた。試みられた
応用の良好な例は、日本の応用物理ジャーナル、197
8年2月の第17巻第2号の第407〜412頁、テラ
・オオイ等の発表およヒTEmE)ランスφオン・マグ
ネティクス、1979年11月の第MAG 15巻第6
号のノプオ・コテラ等の発表に現われている。
しに幾つかの研究所により取り上げられた。試みられた
応用の良好な例は、日本の応用物理ジャーナル、197
8年2月の第17巻第2号の第407〜412頁、テラ
・オオイ等の発表およヒTEmE)ランスφオン・マグ
ネティクス、1979年11月の第MAG 15巻第6
号のノプオ・コテラ等の発表に現われている。
非常に関心があるが、この方法は何故研究所段階を越え
なかったかを説明する幾つかの欠点を許容する。
なかったかを説明する幾つかの欠点を許容する。
実際に遭遇した主たる欠点は再結晶後膜の厚さに極めて
重大な変化があるという事実による。これらの不規則性
は上述した2つの発表から容易に明らかである一定位置
におけるホールにも同様に拡大することができる。
重大な変化があるという事実による。これらの不規則性
は上述した2つの発表から容易に明らかである一定位置
におけるホールにも同様に拡大することができる。
この欠点は、良好に制御された特性およびジオメトリを
有する装置の製造を可能にしないという事実とは別に、
精密なマイク四すソグラフィ作業、かつしたがって小さ
な変換器の製造を阻止するため、実際の応用の場合1c
おいてとくに有害である。
有する装置の製造を可能にしないという事実とは別に、
精密なマイク四すソグラフィ作業、かつしたがって小さ
な変換器の製造を阻止するため、実際の応用の場合1c
おいてとくに有害である。
したがって、これらの著者達は薄膜技術におけるすべて
の関心を事実上除去する再結晶後の困難な研磨工程を使
用しなければならなかった。
の関心を事実上除去する再結晶後の困難な研磨工程を使
用しなければならなかった。
加熱ワイヤ法の他の欠点はそれが基板内に非常に重大な
熱応力に至るかも知れないということである。幾つかの
場合(例えばバブルストア用ガーネット上の検知器)に
おいて、これは基板を破壊しかつ如何なる使用をも阻止
するに十分である。
熱応力に至るかも知れないということである。幾つかの
場合(例えばバブルストア用ガーネット上の検知器)に
おいて、これは基板を破壊しかつ如何なる使用をも阻止
するに十分である。
この方法の他のそれほど重大ではないが、実際の欠点は
ワイヤと基板との間の熱伝導度が良好に制御されねばな
らないということであり、このことはヘリウムの存在下
で作業する必要がありかつしたがって製造方法をよシ困
難にする。
ワイヤと基板との間の熱伝導度が良好に制御されねばな
らないということであり、このことはヘリウムの存在下
で作業する必要がありかつしたがって製造方法をよシ困
難にする。
本発明は、とくに簡単でかつ有効な方法において上述し
た従来技術のすべての問題の解決を可能にする薄膜ホー
ル効果変換器の製造方法、さらに蒸着後の再結晶方法に
関する。
た従来技術のすべての問題の解決を可能にする薄膜ホー
ル効果変換器の製造方法、さらに蒸着後の再結晶方法に
関する。
したがって、本発明はとくに、基板上に薄膜形状に真空
蒸着されかつ半導体の新たな溶融による蒸着に続いて元
の場所で再結晶される半導体素子からなシ;基板上への
薄い半導体膜の真空蒸着に続いて、変換器の能動素子が
、とくに20μm以下の幅を有する狭帯片の形で能動素
子を生ずるように、化学的エツチングまたはイオンボン
バードメントのごとき公知の手段によって半導体膜から
切断され;前に得られた構体が次いで絶縁SiO2層で
被覆され;該層が1000Åの厚さを有しかつ良好な熱
抵抗を有するNiCrまたはWのごとき材料からなる導
電性金属層で被覆され;該金属層が半導体狭帯片上の局
部熱抵抗体を形成する工うにエツチングされ;熱抵抗体
に電流を通してジュール効果により薄い半導体片を加熱
しかつ次いで溶融および再結晶させ;連続的な化学的エ
ツチング作業により、熱抵抗体の金属層かつ次いでSi
O2層が半導体の非結晶化領域から除去され;そして導
電層が変換器を極性を付与している電流で給電しかつホ
ール電圧をサンプリングするための接点用SiO2ホ一
ル内圧蒸着されかつエツチングされる工程からなる型の
薄膜ホール効果変換器の製造方法に関する。
蒸着されかつ半導体の新たな溶融による蒸着に続いて元
の場所で再結晶される半導体素子からなシ;基板上への
薄い半導体膜の真空蒸着に続いて、変換器の能動素子が
、とくに20μm以下の幅を有する狭帯片の形で能動素
子を生ずるように、化学的エツチングまたはイオンボン
バードメントのごとき公知の手段によって半導体膜から
切断され;前に得られた構体が次いで絶縁SiO2層で
被覆され;該層が1000Åの厚さを有しかつ良好な熱
抵抗を有するNiCrまたはWのごとき材料からなる導
電性金属層で被覆され;該金属層が半導体狭帯片上の局
部熱抵抗体を形成する工うにエツチングされ;熱抵抗体
に電流を通してジュール効果により薄い半導体片を加熱
しかつ次いで溶融および再結晶させ;連続的な化学的エ
ツチング作業により、熱抵抗体の金属層かつ次いでSi
O2層が半導体の非結晶化領域から除去され;そして導
電層が変換器を極性を付与している電流で給電しかつホ
ール電圧をサンプリングするための接点用SiO2ホ一
ル内圧蒸着されかつエツチングされる工程からなる型の
薄膜ホール効果変換器の製造方法に関する。
従来方法におけると同様に、基板上への半導体層の真空
蒸着は真空蒸発によって実施されることができる。それ
にも拘らず、好都合には均質な材料を得るようにカソー
ドスパッタリングを使用することができそしてそれは次
の精密なマイクロリングラフィ作業に適する。
蒸着は真空蒸発によって実施されることができる。それ
にも拘らず、好都合には均質な材料を得るようにカソー
ドスパッタリングを使用することができそしてそれは次
の精密なマイクロリングラフィ作業に適する。
本方法の重要な特徴の1つは化学的エツチングまたはイ
オンボンバードメントによって製造される変換器の能動
部分のために選ばれた形状が代表的には20μm以下の
幅を有する細長い狭帯片の並列または直列配置からなる
ことである。基本的な2つの利点は狭い素子により形成
された能動領域を備えた変換器を有することから生じる
。まず比較的低い値を有する局部加熱抵抗体中に熱電流
を有することができる。狭い半導体帯片の再結晶作業中
、かかる短かい幅にわたって、液体半導体がその場合に
固化中に設定される波形形成の可能性を持たないため、
厚さの均一性の不足の閉止を可能にする。
オンボンバードメントによって製造される変換器の能動
部分のために選ばれた形状が代表的には20μm以下の
幅を有する細長い狭帯片の並列または直列配置からなる
ことである。基本的な2つの利点は狭い素子により形成
された能動領域を備えた変換器を有することから生じる
。まず比較的低い値を有する局部加熱抵抗体中に熱電流
を有することができる。狭い半導体帯片の再結晶作業中
、かかる短かい幅にわたって、液体半導体がその場合に
固化中に設定される波形形成の可能性を持たないため、
厚さの均一性の不足の閉止を可能にする。
本発明による方法の他の重要な利点は再結晶されるべき
領域を被覆する導電性金属層が良好に画成されかつ極め
て精密な方法でのみ再結晶領域の加熱を可能にすること
である。
領域を被覆する導電性金属層が良好に画成されかつ極め
て精密な方法でのみ再結晶領域の加熱を可能にすること
である。
最後に、本発明による方法の種々の製造段階は基板上に
蒸着された同一半導体層からの多数の微細なホール効果
変換器の同時製造を容易に許容する。これは従来使用さ
れた可動加熱線方法に比して、本方法の決して無視し得
ない利点を構成する。
蒸着された同一半導体層からの多数の微細なホール効果
変換器の同時製造を容易に許容する。これは従来使用さ
れた可動加熱線方法に比して、本方法の決して無視し得
ない利点を構成する。
前記した製造方法の改良された変形例によれば熱抵抗体
のエツチングは変換器に使用される半導体狭帯片の能動
部分の長手方向軸線に関連して僅かにずらした方法にお
いて生じる。言い換えれば手順は、その再結晶を得るよ
うに溶融された領域の同化中、抵抗体に対して対称的で
ありかつ冷却中圧いに対称に近づく2つの同化面が将来
のホール効果変換器の能動帯片の中心に対して数マイク
ロメータだけずらされる線に沿って互いに合流する。し
たがって、能動帯片の横縁の一方に向って半導体内に含
まれることができる不純物の幾らかの溶融作用によるエ
ントレインメントがあり、これは比率17n eの顕著
な改善を許容することにより前記不純物の有害な作用を
除去し、ここでnは半導体のd当りの導体電子の数およ
びeは各電子の基本チャージである。留意されるべきこ
とは、各帯片の全面にわたって良好な純度を有する必要
がなくかつ良好な感度は精製がこの方法で得られる帯片
長さが各帯片の幅のおよそ3倍である場合に得られると
いうことである。
のエツチングは変換器に使用される半導体狭帯片の能動
部分の長手方向軸線に関連して僅かにずらした方法にお
いて生じる。言い換えれば手順は、その再結晶を得るよ
うに溶融された領域の同化中、抵抗体に対して対称的で
ありかつ冷却中圧いに対称に近づく2つの同化面が将来
のホール効果変換器の能動帯片の中心に対して数マイク
ロメータだけずらされる線に沿って互いに合流する。し
たがって、能動帯片の横縁の一方に向って半導体内に含
まれることができる不純物の幾らかの溶融作用によるエ
ントレインメントがあり、これは比率17n eの顕著
な改善を許容することにより前記不純物の有害な作用を
除去し、ここでnは半導体のd当りの導体電子の数およ
びeは各電子の基本チャージである。留意されるべきこ
とは、各帯片の全面にわたって良好な純度を有する必要
がなくかつ良好な感度は精製がこの方法で得られる帯片
長さが各帯片の幅のおよそ3倍である場合に得られると
いうことである。
以下に、本発明のホール効果変換器の製造方法のそれら
に限定されない幾つかの実施例を図面に基づき説明する
。
に限定されない幾つかの実施例を図面に基づき説明する
。
第3図は、インジウム−アンチモンInSb半導体層1
の例えばガラスtたはセラミック材料からなる基板4の
蒸着からなる本発明による製造方法の第1段階を示す。
の例えばガラスtたはセラミック材料からなる基板4の
蒸着からなる本発明による製造方法の第1段階を示す。
この蒸着は真空蒸発またはカン−トスバッタリングのご
とき公知の方法で行なわれることができ、これは極めて
均質な材料を付与しかつしたがって次に起る精密なマイ
クロリングラフィ作業を容易にする。
とき公知の方法で行なわれることができ、これは極めて
均質な材料を付与しかつしたがって次に起る精密なマイ
クロリングラフィ作業を容易にする。
第4図は、好ましくは20μm以下の幅を有する狭帯片
の形の能動素子を得るために、半導体層1の符号9のご
とき一定数の帯片への切断による範囲である次段階を示
す。この切断はまた、所望の点において非常に高い精度
での半導体材料の除去を可能にするマスクによる化学的
エツチングまたはイオンボンバードメントのごとき公知
の手段によって得られる。
の形の能動素子を得るために、半導体層1の符号9のご
とき一定数の帯片への切断による範囲である次段階を示
す。この切断はまた、所望の点において非常に高い精度
での半導体材料の除去を可能にするマスクによる化学的
エツチングまたはイオンボンバードメントのごとき公知
の手段によって得られる。
本発明によれば、ホール電圧の発生に使用される能動部
分が、2つの可能な実施例を付与する第5図および第6
図に示されるような、一定数の狭帯片または並列または
直列の素子によって構成されるような方法で変換器を設
計するのが望ましい。
分が、2つの可能な実施例を付与する第5図および第6
図に示されるような、一定数の狭帯片または並列または
直列の素子によって構成されるような方法で変換器を設
計するのが望ましい。
第5図において、変換器は再結晶化を受けない4つの接
触領域10,11,12.13および高移動度のチャー
ジを有するために再結晶化を受ける直角の2つの能動帯
片14,15を有している。
触領域10,11,12.13および高移動度のチャー
ジを有するために再結晶化を受ける直角の2つの能動帯
片14,15を有している。
劃10および13は導電性帯片14内での極性を付与し
ている電流工の循環のために使用されかつ劃11および
12はホール電圧VHのサンプリングに使用される。
ている電流工の循環のために使用されかつ劃11および
12はホール電圧VHのサンプリングに使用される。
第6図に示した本発明による変換器のより複雑な変形例
において、極性を付与している電流工が横切る能動領域
は並列に配置される一連の狭帯片14a、14b、14
c等に切断されそして第5図の電極10,11,12お
よび13が得られる。
において、極性を付与している電流工が横切る能動領域
は並列に配置される一連の狭帯片14a、14b、14
c等に切断されそして第5図の電極10,11,12お
よび13が得られる。
複数の並列帯片14a、14b、14c、14d等を有
することにより、変換器へのより高い極性を付与してい
る電流の通過かつしたがって端子に集められるホール電
圧VHの増加を可能にする。
することにより、変換器へのより高い極性を付与してい
る電流の通過かつしたがって端子に集められるホール電
圧VHの増加を可能にする。
次の段階(第7図)は第4図において得られた構造への
絶縁シリカSiO2層の蒸着からなる。この層16は例
えば1μmの厚さを有する。
絶縁シリカSiO2層の蒸着からなる。この層16は例
えば1μmの厚さを有する。
本発明による方法の次の段階はシリカ層16を約100
0Åの厚さを有する導電性抵抗金属層17で被覆するこ
とからなり、該金属層17は通常ニッケル−クロムNi
Cr合合またはタングステンWのいずれかによって構成
される。
0Åの厚さを有する導電性抵抗金属層17で被覆するこ
とからなり、該金属層17は通常ニッケル−クロムNi
Cr合合またはタングステンWのいずれかによって構成
される。
この金属層の蒸着に続いて、第8図に見ることができる
一定数の加熱抵抗体17a、17b。
一定数の加熱抵抗体17a、17b。
17c、17d’i形成するようにエツチングされ、各
加熱抵抗体に再結晶されるべき半導体材料帯片9の正面
に置かれる。これらの種々の加熱抵抗はとくに半導体帯
片9をエツチングするのに使用されるマスクと同一にす
ることができるマスクによって切断される。
加熱抵抗体に再結晶されるべき半導体材料帯片9の正面
に置かれる。これらの種々の加熱抵抗はとくに半導体帯
片9をエツチングするのに使用されるマスクと同一にす
ることができるマスクによって切断される。
一旦第8図の構造が得られると、インジウム−アンチモ
ンInBbは加熱抵抗体17に電流を通すことによって
溶融され、それにより電流注入はピンによって行なわれ
ることができる。
ンInBbは加熱抵抗体17に電流を通すことによって
溶融され、それにより電流注入はピンによって行なわれ
ることができる。
この段階において狭帯片の形の変換器の能動部分を有す
る利点を受けることができる。したがって、この構造は
比較的低い加熱電流の使用を可能にし、それによりかか
る短かい幅にわたって、その場合に固化中に設定される
かも知れない波形を形成するような液相の可能性がない
ため、インジウム−アンチモン層の厚さの均一性の不足
を回避する。
る利点を受けることができる。したがって、この構造は
比較的低い加熱電流の使用を可能にし、それによりかか
る短かい幅にわたって、その場合に固化中に設定される
かも知れない波形を形成するような液相の可能性がない
ため、インジウム−アンチモン層の厚さの均一性の不足
を回避する。
本発明による本方法の次の段階において、加熱抵抗体1
7は除去され、続いて非再結晶区域におけるSiO2層
が除去される。加熱抵抗体17は公知の市販「クロムエ
ッチ」液液中において60℃で25%H2SO4を含有
する溶液によって除去される。シリカSiO2は、例え
ばフッ化水素酸を使用するとき、化学的にエツチングさ
れる。
7は除去され、続いて非再結晶区域におけるSiO2層
が除去される。加熱抵抗体17は公知の市販「クロムエ
ッチ」液液中において60℃で25%H2SO4を含有
する溶液によって除去される。シリカSiO2は、例え
ばフッ化水素酸を使用するとき、化学的にエツチングさ
れる。
上記段階に、変換器の電気的作動に必要な接点を得るた
めにシリカホール内の導電性層(例えばクロムおよび金
からなる合金CrAuまたは銅CU)をエツチングする
ことからなる最終作業が追随する。この作業の終りにお
いて、変換器は第9a図(平面図)および第9b図(断
面図)に見ることができるように得られる。図にはシリ
カ5102で被覆された再結晶されたインジウム−アン
チモン導電性帯片14,15および半導体が再結晶され
ない領域に置かれた4つの接点電極10.1j。
めにシリカホール内の導電性層(例えばクロムおよび金
からなる合金CrAuまたは銅CU)をエツチングする
ことからなる最終作業が追随する。この作業の終りにお
いて、変換器は第9a図(平面図)および第9b図(断
面図)に見ることができるように得られる。図にはシリ
カ5102で被覆された再結晶されたインジウム−アン
チモン導電性帯片14,15および半導体が再結晶され
ない領域に置かれた4つの接点電極10.1j。
12.13が示される。銅またはクロム−金合金導電性
層は符号18で示される。InSb半導体層は局部加熱
抵抗体17によって先行の溶融作業中再結晶された部分
9aかつまた非再結晶部分9bを有する。導電層18は
変換器を外部に接続する1以上の接続19を許容する0 本発明による製造方法において、半導体中の負チャージ
キャリヤの移動度μ。を増大するために粒子の大きさの
増大に通じる再結晶を実施することを単に要する。これ
は十分許容し得る半導体としてInSb ′ft使用す
る場合において、100cd/クーロンに近い比率1
/ n eを得ることを可能にする。
層は符号18で示される。InSb半導体層は局部加熱
抵抗体17によって先行の溶融作業中再結晶された部分
9aかつまた非再結晶部分9bを有する。導電層18は
変換器を外部に接続する1以上の接続19を許容する0 本発明による製造方法において、半導体中の負チャージ
キャリヤの移動度μ。を増大するために粒子の大きさの
増大に通じる再結晶を実施することを単に要する。これ
は十分許容し得る半導体としてInSb ′ft使用す
る場合において、100cd/クーロンに近い比率1
/ n eを得ることを可能にする。
しかしながら、この性能をさらに改善したいならば、パ
ラメータnの値を増大するその中に含まれた不純物の数
を減じることにより半導体を精製することによって、こ
れは第10図に説明された方法の変形を使用することに
よって引き起されることができる。この変形例において
、導電性半導体帯片9の能動部分a、bの軸線に対して
数マイクロメータだけの加熱抵抗体17の僅かな変位が
あり、その結果溶融区域9の同化の間中固化面C1dの
進行は溶融している領域にまで移動された不純物が凝縮
される点dにおけるその合流を引き起す。点dはホール
効果に有効に使用される能動帯片a、bの中心に対して
ずれている。dのまわりに集められた不純物は、これら
が対応する半導体帯片の能動中心の辺縁部に置かれるた
め、変換器の作動に影響を及ぼさない。この現象の良好
な理解を供するために、これは同一参照符号で前示した
図面の要素を示す第10図において非常に誇張した形で
示される。これらの限界す、cは抵抗体17上に心出し
された半導体の溶融領域をがつa。
ラメータnの値を増大するその中に含まれた不純物の数
を減じることにより半導体を精製することによって、こ
れは第10図に説明された方法の変形を使用することに
よって引き起されることができる。この変形例において
、導電性半導体帯片9の能動部分a、bの軸線に対して
数マイクロメータだけの加熱抵抗体17の僅かな変位が
あり、その結果溶融区域9の同化の間中固化面C1dの
進行は溶融している領域にまで移動された不純物が凝縮
される点dにおけるその合流を引き起す。点dはホール
効果に有効に使用される能動帯片a、bの中心に対して
ずれている。dのまわりに集められた不純物は、これら
が対応する半導体帯片の能動中心の辺縁部に置かれるた
め、変換器の作動に影響を及ぼさない。この現象の良好
な理解を供するために、これは同一参照符号で前示した
図面の要素を示す第10図において非常に誇張した形で
示される。これらの限界す、cは抵抗体17上に心出し
された半導体の溶融領域をがつa。
bは変換器においてその後に使用される半導体帯片の能
動部分を示す。
動部分を示す。
図面の下方部には、抵抗体17の軸線からの距離の関数
として、溶融領域9における温度を示す冷却曲線19y
20.21が示される。曲線19は溶融時間におりて得
られた最大温度を示し、そして曲線21は前記最大温度
が溶融温度である場合に、すなわち固化面Cおよびbが
合流するときに対応する。それらの間で、曲線20は溶
融領域の中心におはる中間温度の場合を示しそして矢印
Fお工びF′はこの冷却温度に関してかつこの時点での
同化面の位置を示す。
として、溶融領域9における温度を示す冷却曲線19y
20.21が示される。曲線19は溶融時間におりて得
られた最大温度を示し、そして曲線21は前記最大温度
が溶融温度である場合に、すなわち固化面Cおよびbが
合流するときに対応する。それらの間で、曲線20は溶
融領域の中心におはる中間温度の場合を示しそして矢印
Fお工びF′はこの冷却温度に関してかつこの時点での
同化面の位置を示す。
本発明による方法は機械的作動を必要とせずかつ従来の
マイクロエレクトロニクス装置とともに屋外で実行し得
るという重要な利点を有する。本方法はこれが有用であ
るならば負チャージの高移動度の結果として良好な効率
を有しかつどのような任意かつ同様に脆い基板上でも大
量生産の利点とともに、最小寸法および厚さを有するホ
ール効果変換器の製造を許容する。さらに、再結晶段階
中の全エネルギ供給は極めて低いものとなる。
マイクロエレクトロニクス装置とともに屋外で実行し得
るという重要な利点を有する。本方法はこれが有用であ
るならば負チャージの高移動度の結果として良好な効率
を有しかつどのような任意かつ同様に脆い基板上でも大
量生産の利点とともに、最小寸法および厚さを有するホ
ール効果変換器の製造を許容する。さらに、再結晶段階
中の全エネルギ供給は極めて低いものとなる。
第1図はホール効−果の原理を説明する概略図、第2図
は従来の再結晶方法を示す断面図、第5図および第4図
は本発明によるホール効果変換の製造方法の最初の2段
階を示す断面図、第5図および第6図は本発明方法によ
って製造された変換器の切断形状を示す概略図、第7図
および第8図は本発明方法の最終段階を示す断面図、 第9a図は同様な最終段階を示す平面図、第9b図は第
9a図の線A−Aに沿う断面図、第10図は、下方に加
熱抵抗体の軸線のまわりの温度分布を併せて示す、半導
体の再結晶部分の溶融領域による精製があるホール効果
変換器の製造方法の変形例を示す断面図である。 図中、符号1はインジウム−アンチモン半導体層、4は
基板、9は帯片、10〜13は電極、14.15は能動
帯片、16はシリカ層、17は金属層(加熱抵抗体)で
ある。
は従来の再結晶方法を示す断面図、第5図および第4図
は本発明によるホール効果変換の製造方法の最初の2段
階を示す断面図、第5図および第6図は本発明方法によ
って製造された変換器の切断形状を示す概略図、第7図
および第8図は本発明方法の最終段階を示す断面図、 第9a図は同様な最終段階を示す平面図、第9b図は第
9a図の線A−Aに沿う断面図、第10図は、下方に加
熱抵抗体の軸線のまわりの温度分布を併せて示す、半導
体の再結晶部分の溶融領域による精製があるホール効果
変換器の製造方法の変形例を示す断面図である。 図中、符号1はインジウム−アンチモン半導体層、4は
基板、9は帯片、10〜13は電極、14.15は能動
帯片、16はシリカ層、17は金属層(加熱抵抗体)で
ある。
Claims (3)
- (1)基板上に薄膜形状に真空蒸着されかつ半導体の新
たな溶融による蒸着に続いて元の場所で再結晶される半
導体素子からなる型の薄膜ホール効果変換器の製造方法
において、前記基板上への薄い半導体膜の真空蒸着に続
いて、変換器の能動素子が、とくに20μm以下の幅を
有する狭帯片の形で前記能動素子を生ずるように、化学
的エッチングまたはイオンボンバードメントのごとき公
知の手段によつて前記半導体膜から切断され、前に得ら
れた構体が次いで絶縁SiO_2層で被覆され、前記層
が約1000Åの厚さを有しかつ良好な熱抵抗を有する
NiCrまたはWのごとき材料からなる導電性金属層で
被覆され、前記金属層が半導体狭帯片の上方に局部熱抵
抗体を形成するようにエッチングされ、前記熱抵抗体に
電流を通してジュール効果により前記薄い半導体片を加
熱しかつ次いで溶融および再結晶させ、連続的な化学的
エッチング作業により、熱抵抗体の金属層かつ次いでS
iO_2層が半導体の非結晶化領域から除去され、導電
層が変換器を極性を付与している電流で給電しかつホー
ル電圧をサンプリングするための接点用SiO_2ホー
ル内に蒸着されかつエッチングされる工程からなること
を特徴とする薄膜ホール効果変換器の製造方法。 - (2)前記熱抵抗体は、前記変換器の前記能動部分の外
側に不純物のエントレインメントを引き起すように、前
記変換器に使用された前記半導体狭帯片の前記能動部分
の長手方向軸線に対して僅かにずらした方法において、
代表的には数μmだけずらせて製造され、前記領域は前
記溶融した領域の固化面の進行中溶融することを特徴と
する特許請求の範囲第1項に記載の薄膜ホール効果変換
器の製造方法。 - (3)使用される前記半導体はインヂウム−アンチモン
でありそして抵抗性金属層はタングステンおよびニッケ
ル−クロム合金から選ばれることを特徴とする特許請求
の範囲第1項および第2項のいずれかに記載の薄膜ホー
ル効果変換器の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8410363A FR2566964B1 (fr) | 1984-06-29 | 1984-06-29 | Procede de fabrication de capteurs a effet hall en couches minces |
| FR8410363 | 1984-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6119182A true JPS6119182A (ja) | 1986-01-28 |
Family
ID=9305634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132124A Pending JPS6119182A (ja) | 1984-06-29 | 1985-06-19 | 薄膜ホール効果変換器の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4667391A (ja) |
| EP (1) | EP0168312B1 (ja) |
| JP (1) | JPS6119182A (ja) |
| DE (1) | DE3567129D1 (ja) |
| FR (1) | FR2566964B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2522214B2 (ja) * | 1989-10-05 | 1996-08-07 | 日本電装株式会社 | 半導体装置およびその製造方法 |
| US5054467A (en) * | 1990-12-10 | 1991-10-08 | Videtto Jr Donald W | Solar hot dog cooker |
| US6002252A (en) * | 1991-05-22 | 1999-12-14 | Wolff Controls Corporation | Compact sensing apparatus having transducer and signal conditioner with a plurality of mounting pins |
| US5543988A (en) * | 1993-04-30 | 1996-08-06 | International Business Machines Corporation | Hall sensor with high spatial resolution in two directions concurrently |
| JP3227985B2 (ja) * | 1994-04-06 | 2001-11-12 | 富士電機株式会社 | 磁気センサ |
| US6180419B1 (en) * | 1996-09-19 | 2001-01-30 | National Science Council | Method of manufacturing magnetic field transducer with improved sensitivity by plating a magnetic film on the back of the substrate |
| US9007060B2 (en) | 2011-07-21 | 2015-04-14 | Infineon Technologies Ag | Electronic device with ring-connected hall effect regions |
| US8988072B2 (en) | 2011-07-21 | 2015-03-24 | Infineon Technologies Ag | Vertical hall sensor with high electrical symmetry |
| US9312472B2 (en) | 2012-02-20 | 2016-04-12 | Infineon Technologies Ag | Vertical hall device with electrical 180 degree symmetry |
| US8876413B2 (en) * | 2013-03-14 | 2014-11-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for providing electromagnetic interference (EMI) shielding in an optical communications module |
| DE102015202871A1 (de) * | 2015-02-18 | 2016-08-18 | Robert Bosch Gmbh | Hallsensor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS529515B2 (ja) * | 1972-11-08 | 1977-03-16 | ||
| JPS5190288A (en) * | 1975-02-05 | 1976-08-07 | Hakumakukanjisoshi | |
| JPS5426369U (ja) * | 1977-07-25 | 1979-02-21 | ||
| JPS55123185A (en) * | 1979-03-16 | 1980-09-22 | Pioneer Electronic Corp | Manufacture of semiconductor hall element |
| US4429321A (en) * | 1980-10-23 | 1984-01-31 | Canon Kabushiki Kaisha | Liquid jet recording device |
| DE3279842D1 (en) * | 1981-04-16 | 1989-08-31 | Massachusetts Inst Technology | Lateral epitaxial growth by seeded solidification |
| JPS5861622A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 単結晶薄膜の製造方法 |
| JPS598691A (ja) * | 1982-07-06 | 1984-01-17 | Alps Electric Co Ltd | マイクロ・ゾ−ンメルト法 |
| JPS59128292A (ja) * | 1983-01-05 | 1984-07-24 | Seiko Instr & Electronics Ltd | 薄膜の結晶化方法 |
| US4576676A (en) * | 1983-05-24 | 1986-03-18 | Massachusetts Institute Of Technology | Thick crystalline films on foreign substrates |
-
1984
- 1984-06-29 FR FR8410363A patent/FR2566964B1/fr not_active Expired
-
1985
- 1985-06-19 JP JP60132124A patent/JPS6119182A/ja active Pending
- 1985-06-19 US US06/746,534 patent/US4667391A/en not_active Expired - Fee Related
- 1985-06-25 EP EP85401285A patent/EP0168312B1/fr not_active Expired
- 1985-06-25 DE DE8585401285T patent/DE3567129D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0168312A1 (fr) | 1986-01-15 |
| FR2566964A1 (fr) | 1986-01-03 |
| FR2566964B1 (fr) | 1986-11-14 |
| EP0168312B1 (fr) | 1988-12-28 |
| US4667391A (en) | 1987-05-26 |
| DE3567129D1 (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119182A (ja) | 薄膜ホール効果変換器の製造方法 | |
| US4386114A (en) | Method of manufacturing a thin-film magnetic field sensor | |
| CN107275472A (zh) | 高温超导薄膜纳米桥结制备方法 | |
| US4670086A (en) | Process for the growth of structures based on group IV semiconductor materials | |
| KR100480367B1 (ko) | 비정질막을결정화하는방법 | |
| JP2594934B2 (ja) | 弱結合型ジヨセフソン素子 | |
| US4128681A (en) | Method for producing an InSb thin film element | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| CN118201469B (zh) | 平面约瑟夫森结及其制备方法、约瑟夫森结阵列 | |
| JPH0672800B2 (ja) | 焦電型赤外線センサ | |
| CN118843385A (zh) | 一种周期性二维铁电畴结构及其快速制备方法 | |
| Hamasaki et al. | Multilevel construction of seeded‐laterally epitaxial silicon films on insulator | |
| CN115633540A (zh) | 基于晶界弱连接特性的电子器件结构及制备方法 | |
| US4280195A (en) | Planar and near planar magnetic bubble circuits | |
| JPH02184087A (ja) | 超電導弱結合素子の製造方法 | |
| JP3267353B2 (ja) | サブミクロン面積のエッジ接合を利用した弱接合型ジョセフソン素子の製造方法 | |
| JPH01283885A (ja) | ジョセフソン素子およびその製造方法 | |
| JPS61212013A (ja) | 半導体薄膜の結晶化法 | |
| JPS62249490A (ja) | 薄膜熱電素子の製造方法 | |
| JPH06164001A (ja) | 超伝導素子 | |
| JPS61193423A (ja) | 半導体装置の製造方法 | |
| JPH01297814A (ja) | 単結晶薄膜の製造方法 | |
| JPH0652681B2 (ja) | 超伝導回路用抵抗体の製造方法 | |
| JPH04132279A (ja) | 超伝導薄膜素子の製造方法 | |
| JPS6175513A (ja) | シリコン結晶膜の製造方法 |