JPS61194501A - サ−ボ装置 - Google Patents
サ−ボ装置Info
- Publication number
- JPS61194501A JPS61194501A JP60034106A JP3410685A JPS61194501A JP S61194501 A JPS61194501 A JP S61194501A JP 60034106 A JP60034106 A JP 60034106A JP 3410685 A JP3410685 A JP 3410685A JP S61194501 A JPS61194501 A JP S61194501A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- gradually
- offset
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、サー?装置に関し、、特にVDP C,ビ
デオディスクプレーヤ)、等の再生装置罠おける再牛償
号の時間軸制御をなすサー?装置に関する。
デオディスクプレーヤ)、等の再生装置罠おける再牛償
号の時間軸制御をなすサー?装置に関する。
ttii 、、・
、従来、と9種の装置の例として第1図に示すものかあ
り、再生ビデオ信号は可変遅延素子として作用するCC
D、(チャージカップルドデバイス)1、顛、供給5さ
れている。C,CD lには遅延量制御の ゛
ためのクロッ、り、コリスがVCO、(電圧制御型発、
振 j器)2から供給されている。この5CC
Dlの出力は映、像比、力端子OUT &び同期分離器
3.に供給される。。、m期金離!3によって再生ビデ
オ信号から分離器れた、同期信号は位相比較器4におい
て基準。
り、再生ビデオ信号は可変遅延素子として作用するCC
D、(チャージカップルドデバイス)1、顛、供給5さ
れている。C,CD lには遅延量制御の ゛
ためのクロッ、り、コリスがVCO、(電圧制御型発、
振 j器)2から供給されている。この5CC
Dlの出力は映、像比、力端子OUT &び同期分離器
3.に供給される。。、m期金離!3によって再生ビデ
オ信号から分離器れた、同期信号は位相比較器4におい
て基準。
信号発生器5の出力と位相比較されて両信号間の位相差
に応じた仰号が出力され今。この位相比較器4の9出力
、が、時間軸エラー信号αとしてルーブスイ、ツデ6を
介してイコライザアンプ7に供給される1、。ルーゾス
イとチロの制御入力端子には例えばスピンドルサーボ装
置がロック状態になったときに低レベルとなるループ制
御信号すが供給されている。ループスイッチ6は、ルー
プ制御信号りが低レベルになったときにオンとなるよう
に構成されている。イコライザアンプ7によって増幅さ
れかつ位相補償された時間軸エラー信号aがVCO2の
制御入力となっている。
に応じた仰号が出力され今。この位相比較器4の9出力
、が、時間軸エラー信号αとしてルーブスイ、ツデ6を
介してイコライザアンプ7に供給される1、。ルーゾス
イとチロの制御入力端子には例えばスピンドルサーボ装
置がロック状態になったときに低レベルとなるループ制
御信号すが供給されている。ループスイッチ6は、ルー
プ制御信号りが低レベルになったときにオンとなるよう
に構成されている。イコライザアンプ7によって増幅さ
れかつ位相補償された時間軸エラー信号aがVCO2の
制御入力となっている。
以上の構成において、ルーシスイノテロがオンとなって
サーボループが閉状態になっているとき、再生ビデオ信
号中の同期信号の位相が基準信号と一致するようにCC
D 1の信号遅延時間が制御されて時間軸補正がなされ
る。
サーボループが閉状態になっているとき、再生ビデオ信
号中の同期信号の位相が基準信号と一致するようにCC
D 1の信号遅延時間が制御されて時間軸補正がなされ
る。
ところが、ループスイノテロがオフ状態からオン状態に
変化してサーボループが開状態から閉状態になったとき
、イコライザアンプ7にオフセクトがある場合にはイコ
ライザアンシフの出力のレベルが最大出力レベルに達し
てイコライザアンプ7の出力にステソノ状の変化が生じ
る。また、イコライザアンシフにオフセットが生じてな
い場合もループスイッチ6がオンとなるタイミングによ
っては同様にイコライザアンf7の出力にステソノ状の
変化が生じる。そうすると、このイコライザアンプ7の
出力を制御入力とするVCO2から出力されてCCD
1に供給されるクロック・ぐルスの周波数が急激に変
化する。
変化してサーボループが開状態から閉状態になったとき
、イコライザアンプ7にオフセクトがある場合にはイコ
ライザアンシフの出力のレベルが最大出力レベルに達し
てイコライザアンプ7の出力にステソノ状の変化が生じ
る。また、イコライザアンシフにオフセットが生じてな
い場合もループスイッチ6がオンとなるタイミングによ
っては同様にイコライザアンf7の出力にステソノ状の
変化が生じる。そうすると、このイコライザアンプ7の
出力を制御入力とするVCO2から出力されてCCD
1に供給されるクロック・ぐルスの周波数が急激に変
化する。
ところで、CCD 1には供給されたクロックパルスの
周波数が急激に変化したとき出力の直流成分のレベルが
急激に変化するという特性がある。
周波数が急激に変化したとき出力の直流成分のレベルが
急激に変化するという特性がある。
このため、従来のサーボ装置においてはループスィッチ
60オン時に同期分離器3の出力に乱れが生じてサーボ
ループがロック状態にならないという問題があった。
60オン時に同期分離器3の出力に乱れが生じてサーボ
ループがロック状態にならないという問題があった。
発明の概要
本発明の目的はサーボループを安定に引込むことができ
るサーボ装置を提供することである。
るサーボ装置を提供することである。
本発明によるサーぎ装置は、制御信号に応答して信号減
衰量が徐々に小となる信号減衰手段と、エラー信号の増
幅をなす増幅手段のオフセットを除去するオフセント除
去手段とを備え、信号減衰手段を介してエラー信号の増
幅手段への供給をな B − すようにした構成となっている。
衰量が徐々に小となる信号減衰手段と、エラー信号の増
幅をなす増幅手段のオフセットを除去するオフセント除
去手段とを備え、信号減衰手段を介してエラー信号の増
幅手段への供給をな B − すようにした構成となっている。
実 施 例
以下、本発明の実施例につき第2図及び第3図を参照し
て詳細に説明する。
て詳細に説明する。
第2図において、CCD 1 、VCO2、同期分離器
3、位相比較器4、基準信号発生器5、イコライザアン
プ7は第1図の装置と同様に接続されている。しかしな
がら本例においては位相比較器4から出力された時間軸
エラー信号αは信号減衰器8に供給されている。信号減
衰器8において時間軸エラー信号はPET (電界効
果トランジスタ)9のソースに供給されている。FET
9のソースとダート間にはバイアス抵抗R1が接続
されている。
3、位相比較器4、基準信号発生器5、イコライザアン
プ7は第1図の装置と同様に接続されている。しかしな
がら本例においては位相比較器4から出力された時間軸
エラー信号αは信号減衰器8に供給されている。信号減
衰器8において時間軸エラー信号はPET (電界効
果トランジスタ)9のソースに供給されている。FET
9のソースとダート間にはバイアス抵抗R1が接続
されている。
FET 9のドレインと接地間には抵抗R2が接続され
ている。また、FET9のダートにはダイオードDのア
ノードが接続されている。ダイオードDのカソードと電
源−70間にはコンデンサCが接続されている。このコ
ンデンサCの両端の各々にはトランジスタQ1のコレク
タ及びエミッタが接続されている。このトランジスタQ
、のペースには抵抗R3を介してループ制御信号が供給
されている。
ている。また、FET9のダートにはダイオードDのア
ノードが接続されている。ダイオードDのカソードと電
源−70間にはコンデンサCが接続されている。このコ
ンデンサCの両端の各々にはトランジスタQ1のコレク
タ及びエミッタが接続されている。このトランジスタQ
、のペースには抵抗R3を介してループ制御信号が供給
されている。
これらコンデンサCとトランジスタQ1のコレクタとの
接続点にはトランジスタQ2.Q3及び抵抗R4からな
る電流ミラー回路10の定電流出力が供給されている。
接続点にはトランジスタQ2.Q3及び抵抗R4からな
る電流ミラー回路10の定電流出力が供給されている。
そして、抵抗R2の両端間に導出された信号が信号減衰
器8の出力としてイコライザアングアに供給される。イ
コライザアンプ7にはオフセット除去手段としてのオフ
セット調整回路■1が接続されている。オフセット調整
回路11は、例えばイコライザアン7″7の入力にオフ
セット調整用の電圧を加える構成となっている。
器8の出力としてイコライザアングアに供給される。イ
コライザアンプ7にはオフセット除去手段としてのオフ
セット調整回路■1が接続されている。オフセット調整
回路11は、例えばイコライザアン7″7の入力にオフ
セット調整用の電圧を加える構成となっている。
以上の構成における各部の動作を第3図を参照して説明
する。第3図(ト)は時間軸エラー信号αの波形、同図
(ハ)はループ制御信号すの波形、同図0はイコライザ
アンプ7の出力の波形、同図0は信号減衰器8のゲイン
の変化の様子をそれぞれ示している。時刻t1において
ループ制御信号すが低レベルになると、トランジスタQ
1がオフ状態になる。
する。第3図(ト)は時間軸エラー信号αの波形、同図
(ハ)はループ制御信号すの波形、同図0はイコライザ
アンプ7の出力の波形、同図0は信号減衰器8のゲイン
の変化の様子をそれぞれ示している。時刻t1において
ループ制御信号すが低レベルになると、トランジスタQ
1がオフ状態になる。
そうすると、電流ミラー回路IOの定電流出力によって
コンデンサCの充電電圧が徐々に上昇する。
コンデンサCの充電電圧が徐々に上昇する。
そうすると、FET 9のケ゛−ト電圧が徐々に上昇し
、FET 9のソース・ドレイン間のインピーダンスZ
がのから徐々にオン時の抵抗(通常数百0)lに徐々に
変化して信号減衰量が徐々に小となる。
、FET 9のソース・ドレイン間のインピーダンスZ
がのから徐々にオン時の抵抗(通常数百0)lに徐々に
変化して信号減衰量が徐々に小となる。
従って、イコライザアンプ7の出力のオフセットを打ち
消すようにオフセット調整回路の出力電圧を予め設定し
ておけば、イコライザアンプ7の出力は第3図0に実線
で示す如くけ最大出力レベル範囲内で変化するようにす
ることができ第3図0に一点鎖線で示す如きステップ状
の変化は生じずサーボループを安定に引込むことができ
ることとなる。尚、このとき時間軸エラー信号αは第3
図(5)に実線で示す如くサーボ特性に従って所定レベ
ルに収束する。また、第3図(ト)の一点鎖線はサー?
ループが開状態のままであったときの時間軸エラー信号
αの波形を示している。また、オフセットの消去がなさ
れてない場合のイコライザアンシフの出力のレベルは、
ゲインが極めて高いため時刻t1以前においては第3図
0に一点鎖線で示す如く最大出力レベルに等しくなるこ
とが多い。
消すようにオフセット調整回路の出力電圧を予め設定し
ておけば、イコライザアンプ7の出力は第3図0に実線
で示す如くけ最大出力レベル範囲内で変化するようにす
ることができ第3図0に一点鎖線で示す如きステップ状
の変化は生じずサーボループを安定に引込むことができ
ることとなる。尚、このとき時間軸エラー信号αは第3
図(5)に実線で示す如くサーボ特性に従って所定レベ
ルに収束する。また、第3図(ト)の一点鎖線はサー?
ループが開状態のままであったときの時間軸エラー信号
αの波形を示している。また、オフセットの消去がなさ
れてない場合のイコライザアンシフの出力のレベルは、
ゲインが極めて高いため時刻t1以前においては第3図
0に一点鎖線で示す如く最大出力レベルに等しくなるこ
とが多い。
尚、上記実施例においては単一のイコライザアン7°7
によって時間軸エラー信号の増幅及び位相補償がなされ
ていたが、時間軸エラー信号の増幅及び位相補償を複数
の回路によってそれぞれ個別に行なうようにしてもよい
。
によって時間軸エラー信号の増幅及び位相補償がなされ
ていたが、時間軸エラー信号の増幅及び位相補償を複数
の回路によってそれぞれ個別に行なうようにしてもよい
。
発明の効果
以上詳述した如く本発明によるサーボ装置は、制御信号
に応答して信号減衰量が徐々に小となる信号減衰手段を
介してエラー信号の増幅をなす増幅手段への供給をなす
と共に当該増幅手段のオフセフ)を消去するオフセット
消去手段を備えた構成となっているので、増幅手段の出
力のレベルが最大出力レベルに達して増幅手段の出力に
ステップ状の変化が生じるものを防止してサーデルーグ
を安定に引込むことができることとなる。従って、本発
明によれば例えばVDPにおいてビデオ信号中の同期信
号の位相変動に応じた周波数で発振すル単一のvCOか
ら出力されたタイミング・母ルスによってビデオ信号及
びオーディオ信号の時間軸補正を2つのCCDでそれぞ
れ行なった場合に引込時における耳障りな雑音の発生を
防止することができるのである。
に応答して信号減衰量が徐々に小となる信号減衰手段を
介してエラー信号の増幅をなす増幅手段への供給をなす
と共に当該増幅手段のオフセフ)を消去するオフセット
消去手段を備えた構成となっているので、増幅手段の出
力のレベルが最大出力レベルに達して増幅手段の出力に
ステップ状の変化が生じるものを防止してサーデルーグ
を安定に引込むことができることとなる。従って、本発
明によれば例えばVDPにおいてビデオ信号中の同期信
号の位相変動に応じた周波数で発振すル単一のvCOか
ら出力されたタイミング・母ルスによってビデオ信号及
びオーディオ信号の時間軸補正を2つのCCDでそれぞ
れ行なった場合に引込時における耳障りな雑音の発生を
防止することができるのである。
第1図は、従来のサーブ装置を示すブロック図、第2図
は、本発明の一実施例を示すブロック図、第3図は、第
2図の装置の各部の作用を示す図である。 主要部分の符号の説明 8・・・信号減衰器 11・・・オフセット調整回路
は、本発明の一実施例を示すブロック図、第3図は、第
2図の装置の各部の作用を示す図である。 主要部分の符号の説明 8・・・信号減衰器 11・・・オフセット調整回路
Claims (2)
- (1)目標値に対する制御量のずれに応じたエラー信号
を生成するエラー信号生成手段と、前記エラー信号の増
幅をなす増幅手段とを含みかつ外部から制御信号の供給
を受けて前記エラー信号の前記増幅手段への供給を停止
してサーボループを開状態にするようにしたサーボ装置
であって、前記制御信号に応答して信号減衰量が徐々に
小となる信号減衰手段と、前記増幅手段のオフセットを
除去するオフセット除去手段とを備え、前記信号減衰手
段を介して前記エラー信号の前記増幅手段への供給をな
すようにしたことを特徴とするサーボ装置。 - (2)前記増幅手段は、前記エラー信号の位相補償をな
すことを特徴とする特許請求の範囲第1項記載のサーボ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034106A JPS61194501A (ja) | 1985-02-22 | 1985-02-22 | サ−ボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034106A JPS61194501A (ja) | 1985-02-22 | 1985-02-22 | サ−ボ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194501A true JPS61194501A (ja) | 1986-08-28 |
Family
ID=12405023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034106A Pending JPS61194501A (ja) | 1985-02-22 | 1985-02-22 | サ−ボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194501A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399182A (en) * | 1977-02-10 | 1978-08-30 | Komatsu Ltd | Signal changing over device |
| JPS53137393A (en) * | 1977-05-09 | 1978-11-30 | Nec Corp | Off-set error corrector of rotation phase |
| JPS54105671A (en) * | 1978-02-07 | 1979-08-18 | Ando Electric | Control signal changeover circuit |
| JPS5769423A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Rotation controller |
| JPS5919966U (ja) * | 1982-03-26 | 1984-02-07 | ヤンマーディーゼル株式会社 | デイ−ゼル機関の燃料フイルタ取付装置 |
-
1985
- 1985-02-22 JP JP60034106A patent/JPS61194501A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399182A (en) * | 1977-02-10 | 1978-08-30 | Komatsu Ltd | Signal changing over device |
| JPS53137393A (en) * | 1977-05-09 | 1978-11-30 | Nec Corp | Off-set error corrector of rotation phase |
| JPS54105671A (en) * | 1978-02-07 | 1979-08-18 | Ando Electric | Control signal changeover circuit |
| JPS5769423A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Rotation controller |
| JPS5919966U (ja) * | 1982-03-26 | 1984-02-07 | ヤンマーディーゼル株式会社 | デイ−ゼル機関の燃料フイルタ取付装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254303A (en) | Automatic volume adjusting apparatus | |
| KR100325909B1 (ko) | 전압램프신호제공회로및제공방법 | |
| US6456133B1 (en) | Duty cycle control loop | |
| EP1229639B1 (en) | Elimination of noise during power supply switching in an audio amplifier circuit | |
| JP2000152032A (ja) | ディジタルカメラのアナログ信号処理装置 | |
| US4797632A (en) | Variable gain amplifier circuit and its use in an automatic gain control arrangement | |
| US4908526A (en) | Pulse generator output voltage calibration circuit | |
| EP0259941B1 (en) | Timebase generator with improved linearity and recovery time | |
| JPH11345461A (ja) | ディスク再生装置のリード回路 | |
| JPS61194501A (ja) | サ−ボ装置 | |
| JP3369609B2 (ja) | ディジタル/アナログ変換器からの出力信号のオフセットを補正するための回路装置 | |
| US3562659A (en) | Wide band transistor amplifiers with reduction in number of amplifying stages at higher frequencies | |
| US4345279A (en) | Time base correction apparatus | |
| JPS588794B2 (ja) | 垂直発振回路 | |
| JP2973717B2 (ja) | 高周波送信装置の出力レベル制御回路 | |
| KR900008447Y1 (ko) | 재생 콘트롤 신호의 위상 지연 보상회로 | |
| US5023564A (en) | Amplfier circuit | |
| TWI858508B (zh) | 電壓調節器 | |
| JP2757540B2 (ja) | 電力増幅器 | |
| JPS6117589Y2 (ja) | ||
| GB1485788A (en) | Drive pulse generator for a television deflection circuit | |
| JPH05110994A (ja) | 自動利得制御回路 | |
| JPH11340762A (ja) | 自動レベル制御回路 | |
| JPH0736617B2 (ja) | 自動利得制御装置 | |
| KR960007566Y1 (ko) | Ntsc/pal 겸용 시스템에서의 음성신호처리회로 |