JPS61194520A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段 Ｆ　作用 Ｇ　実施例 ０１周辺回路（第２図） ０２同期回路（第１図、第３図〜第９図）Ｈ発明の効果 Ａ　産業上の利用分野 本発明はディジタル信号に付随するクロック信号用の同
期回路に関する。

Ｂ　発明の概要 本発明はディジタル信号に付随するクロック信号用の同
期回路に関し、ワード当りのバイト数を異にする複数の
ディジタル信号のうら選択されたディジタル信号に付随
するビットクロック及び共通のワードクロックからワー
ド当りのバイト数の等しい出力ビットクロックを生成し
、共通のワードクロック及び出力ビットクロックから出
力バイトクロックを生成することにより、ワード当りの
バイト数を異にする複数のディジタル４６号のいずれを
も、バイト単位で処理することができるような、出力ビ
ットクロソク及び出力バイトクロックを得ることができ
るようにしたものである。

Ｃ従来の技術 光学式のディジタルオーディオディスクシステムを用い
てステレオ音楽以外に文字のデータ、表示用のデータ、
プログラムなどのディジタルデータを再生できれば、表
示装置を付加することによ　　。

ってグラフィックスによる図表、統計や、スチル画像に
よる図鑑などの視学的情報の再生装置や、ビデオゲーム
装置を実現することができ、ディジタルオーディオディ
スクシステムの応用範囲を広げることができる。現行の
いわゆるコンパクトディスクのデータ記憶容量は、約５
００Ｍバイトあり、フレキシブルディスクの記憶容量よ
りかなり大きい利点を有している。

ディジタルオーディオディスクでは、エラー訂正符号の
処理は、１サンプルデータの１６ビツトを上位８ビツト
及び）位８ビットに分割し、バイト単位で行っている。

つまり、インターリーブ及びディンターリーブ、リード
ソロモン符号の符号化□　及び復号化は、ハイド単位で
なされている。従って、ディジタルオーディオ信号とデ
ィジタルデータとでエラー訂正符号を共通に行うことが
容易になしうる。ディジタルデータは、音楽（ｉ４　＠
−のよつに、平均値補間などの補間処理を適用すること
ができず、音楽信号と比べ゛ζ再生データのエラーレー
トがより低いことが好ましい。

コンパクトディスクに記録される信号がオーディオデー
タの場合（即ち現行の：！ンバク！・ディスク）のデー
タ構成について第１（）図及び第１１図を参照して説明
する。

第１０図は、コンパクトディスクに記録され′ζいるデ
ィジタルオーディオデータのフォーマットをポずもので
ある。記録データの５８８ヒツトを１フレームとし、ご
の１フレームｆ６の特定のビットパターンのフレーム同
期パルスＦＳの１蜀には、３ヒツトの直流分抑圧ビット
ＲＢが設けられ、史に、その後に各々が１４ビットの０
〜３２番のデータヒツトＤＢと、３ビツトの直流分抑圧
ビットＲＢとが交互に設けられている。このデータビッ
トＤＢのうちでθ番目のものは、サブコーディング信号
あるいはユーザーズビットと呼ばれ、ディスクの再生制
御、関連する情報の表示などに使用されるものである。

１〜１２．１７〜２８番目のデータビットＤＢは、メイ
ンチャンネルのオーディオデータに割当てられ、残る１
３〜１６．２９〜３２番目のデータピッ）ＤＢは、メイ
ンチャンネルのエラー訂正コードのパリティデータに割
当てられる。各データピッ１−ＤＢは、記録時に８−１
４変換により８ビツトのデータが１４ビツトに変換され
たものである。

第１１図は、直流分抑圧ビットを除き、各データビット
ＤＢを８ビツトとして、９８フレームを順に並列に並べ
た状態をポす。０・及びｌのフレームのサブコーディン
グ信号Ｐ−Ｗは、所定のビットパターンであるシンクパ
ターンを形成している。また、Ｑチャンネルに関しては
、９８フレームのうちの終端側の１６フレームにエラー
、検出用のＣＲＣコードが挿入されている。　　゛ Ｐチャンネルは、ポーズ及び音楽をボずフラグであって
、音楽で低レベル、ポーズで高レベルとされ、リードア
ウト区間で２１１ｚ周期のパルスとされる。従って、こ
のＰチャンネルの検出及び計数を行うことによって、指
定された音楽を選択して再生することが可能となる。Ｑ
チャンネルは、同種の制御をより複雑に行うことができ
、例えばＱチャンネルの情報をディスク再生装置に設け
られたマイクロコンピュータに取り込んで、音楽の再生
途中でも直ちに他の音楽の再生に移行するなどのランダ
ム選曲を行うことができる。これ以外のＲチャンネル〜
Ｗチャンネルは、ディスクに記録されている曲の作詞者
、作曲者、その解説、詩などを表示したり、音声で解説
するために用いられる。

Ｑチャンネルの９８ビツトのうちで、先頭の２ビツトが
シンクパターンとされ、次の４ビツトがコントロールビ
ットとされ、更に、次の４ビットがアドレスビットとさ
れ、その後の７２ビツトがデータビットとされ、最後に
エラー検出用のＣＩ？Ｃコードが付加される。データビ
ットの７２ビツト内に、トランク番号コードＴＮＲとイ
ンデックスコードＸとが合まれでいる。トランク番号コ
ードＴＮＲは、００〜９９まで変化しうるちので、イン
デックスコードＸも同様に００〜９９まで変換しうるも
のである。

更に、Ｑチャンネルのデータとして、曲及びポーズの時
間を示す時間表示コードと、コンパクトディスクのプロ
グラムエリアの最初から最外周側の終端まで連続的に変
化する絶対時間を表示する時間表示コードとが含まれる
。これらの時間表ポコードは、各々が２桁の分、秒、フ
レームのコードにより構成される。１秒は、７５フレー
ムに分割される。ディジタルデータのように、音楽より
短い単位でコンパクトディスクをアクセスするためには
、上述の絶対時間に関する時間表示コードが用いられる
。

この例では、メインチャンネルのデータとしてディジタ
ルデータを記録する時に、サブコーディング信号のＰチ
ャンネル及びＱチャンネルのデータ構成は、コンパクト
ディスクと同じものとしている。

第１２図はディジタルデータの記録フォーマットを示ず
。ディジタルデータは、（５８８Ｘ　４バイト＝　２３
５２バイト）を１ブロツク　（１セクタ）とするもので
、第１２図は、このｌブロックのデータ構成である。１
ブロツクは、１２バイトのブロック同期信号（ＣＹＮＣ
）と、４バイトのヘッダと、２０４８バイトのデータ（
ユーザーデータ）と、４バイトのコニラー検出コード（
ＥＤＣ）　、例えばＣｌＩＣコードと、８バイトの拡張
用のスペースと、１′１２ハイドのＰ符号のパリティ　
（Ｐパリティと称する）と、１０４バイトのＱ符号のパ
リティ　（Ｑパリティと称する）とからなる。１ブロツ
クのデータは、これから最終的に必要とされるデータの
みを切り出すことができる構成とされている。

第１３図に１ブロツク（セクタ）の構成がより詳細に示
される。第１３図で左チャンネル及び右チャンふルは、
ステレオ音楽データの左右のチャンネルのサンプルデー
タとの対応を示すものであり、各チャンネルは、１６ビ
ツトを１ワードとし、Ｉ、が最上位ビット、Ｍが最上位
ビットを示している。

前述のように、ステレオ音楽データの場合には、フレー
ム同期信号で規定される区間内に（６×２’Ｘ　２　＝
　２４バイト）のデータが記録されているので、ステレ
オ音楽データと同一の信号フォーマット（第１０図）に
よりディジタルデータを記録すると、１ブロツク　（２
３５２バイト）は、第０フレームから第９７フレームま
でに記録される。従って、サブコーディング信号の変化
の周期の９８フレームをくずずことなくディジタルデー
タを記録できる。

１ブロツクのディジタルデータの最初の１バイトは、全
てＯのビットとされ、その後の１０バイトが全て１のビ
ットとされ、更にその後の１バイトが全て０のビットと
される。この１２バイトの区間がｌブロックのディジタ
ルデータの先頭を示ずブロック同期信号（セクタ同期信
号）とされる。ブロック同期信号の後に、各１バイトの
分、秒、セクタ、モードのヘッダが付加される。

このヘッダは、１ブロツク（セクタ）のアドレスであっ
て、１ブロツクは、フレームと同様に７５ブロックで１
秒となるものである。モードのデータは、その１ブロツ
クのデータの種訂１などを示すものである。第１３図で
、Ｄ　０００１〜Ｄ　２３３６は、ブロック同期信号及
びヘッダを除く１ブロツクのバイト番号を示す。

Ｄ　０００１−　Ｄ　２０４Ｂがユーザーデータであり
、Ｄ　２０４９〜Ｄ　２０５２がエラー検出コードであ
り、Ｄ　２０５３〜Ｄ　２０６０がスペースであり、Ｄ
　２０６１−１）　２２３２がＰパリティであり、Ｄ　
２２３３〜Ｄ　２３３６がＱパリティである。

エラー検出符号及びエラー訂正符号の符号構成の説明の
ために、１ブロツクＣセクタ）の構成をワード単位で表
したものを第１４図に不ず。第１４図において、Ｗｉが
ワード番号を示す。ｗ　ｏｏｏｏ及びＷ　０００１がヘ
ッダであり、Ｗ　０００２〜Ｗ　１０２５がユーザーデ
ータであり、Ｗ　１０２６及びＷ　１０２７がエラー検
出コードであり、Ｗ　１０２８〜Ｗ　１０３１がスペー
スであり、Ｗ１０３２〜Ｗ１１１７がＰパリティであり
、Ｗ　１１１８〜Ｗ１１６９がＱパリティである。エラ
ー検出符号の符号化は、ヘッダ及びユーザーデータ（Ｗ
ＯＯＯＯ〜Ｗ　１０２７）について行われると共に、エ
ラー訂正符号の符号化は、ブロック同期信号を除＜ｗｏ
ｏｏｏ〜Ｗ１１６９の１１７０ワード（２３４０バイト
）に関して行われる。

エラー検出符号として用いられるＣＲＣコードは、−例
として、−を記の生成多項式ｐ（Ｘｌを有するものであ
る。

ｐ（ｘｌ−（ｘ１６＋ｘ１６＋ｘ’　＋１Ｘｘ１６＋ｘ
２＋ｘ＋１）ヘッダ及びユーザーデータをＧＰ２８上の
多項式で表現したものを、上述の生成多項式により除算
した時の剰余が４バイトのＣＲＣコードとされる。この
エラー検出符号は、ディスクから再生された再生信号の
エラー訂正を行った後の最終的な信頼性のチェックの目
的で用いられる。この他に、エラー訂正を行う時の誤っ
たエラー訂正を防止する目的とし′ζ用いるようにして
も良い。

エラー訂正符号は、１ブロツクのｗ　ｏｏｏｏ〜Ｗ１１
６９の各ワードを最上位ピッｌ−Ｍを含む上位バイ１−
及び最下位ピッ）Ｌを含む下位バイトの各々に２分割し
、１１７０バイトの上位バイトからなるデータプレーン
と、１１７０バイトの下位バイトからなるデータブレー
ンとの各データプレーンごとに行われる。

この上位バイトのデータプレーン及び下位バイトのデー
タプレーンの各々でなされる符号化は、同一のものであ
る。

第１５図は、上位バイト又は下位バイトの何れか一方か
ら構成されるデータプレーンに関する符号化の説明に用
いるものである。データプレーンは、ヘッダ及びユーザ
ーデータからなる１０３２バイトからなり、この１０３
２バイトが（２４Ｘ４３）の２次凡的配列とされる。第
１５図に示すように、ワード番号で区別される各バイト
が最初の行から順に第２４番目の行までに配される。こ
の（２４Ｘ４３）のデータプレーンに対し、完結形のク
ロスインターリーブ及びリードソロモン符号を組合せた
エラー訂正符号の符号化がなされる。このエラー訂正符
号は、１０３２バイトのデータプレーンの互いに異なる
方向に位置する２つの符号系列に、各１バイトのシンボ
ルが含まれるようにインターリーブ処理を行い、符号系
列ごとに、リードソロモン符号の符号化を行うものであ
る。

第１５図に承ずように、０〜４２の各列に位置する２４
バイト毎に１バイトを１シンボルとする（２６゜２４）
のリードソロモン符号の符号化がなされ、各列の下に位
置する２バイトとしてＰパリティが付加される。したが
って、Ｐパリティを含む符号系列（Ｐ系列と称する）は
、２６シンボルからなるものである。　ＧＰ２”上の（
２６，２４）リードソロモン符号として、例えば下記の
多項式ｐ（Ｘ）のものを用いる。

ｐ（ｘｌ＝ｘ８＋ｘ’　＋ｘ”　＋ｘ”　＋１ＧＦ２”
上の原始元ａを（ａ　＝　００００００１０）とする時
、パリティマトリクスＨＰは、下記に示すものとなる。

パリティシンボルＰ　Ｏ−Ｄ　（４３Ｘ　２４＋　Ｎ）
及びＰ１＝Ｄ　（４３ｘ２５＋Ｎ）　　（Ｎ＝０．　１
．　２．・・・・・・４１、４２）は、再生されたＰ系
列をｖＰとする時に、次の等式を満足するものとされる
。

ＨＰＸＶＰ＝０ Ｚ ここで、 である。−例として、（Ｎ＝０）とする時、最初の列に
位置する（ＤＯＯＯＯ，ＤＯＯ４３，ＤＯ（１８６，Ｄ
Ｏ１２９゜Ｄ　０１７２．・・・・・・Ｄ’０９４６．
　Ｄ　０９８９．　Ｄ　１０３２　（＝　Ｐ　Ｏ）　。

Ｄ１０７５（＝Ｐ１））が再生されたひとつのＰ系列と
なる。

また、データプレーンの斜め方向に位置する４３バイト
毎に１バイトを１シンボルとする（４５．４３）リード
ソロモン符号の符号化がなされ、第２７番目及び第２８
番目の行に位置する２バイトとして、Ｑパリティが・付
加される。したがって、Ｑ系列は、４５シンボルからな
るものである。ＧＦ２８Ｊ二の（４５゜４３）リードソ
ロモン符号として、例゛えば下記の多　　　　　　　゛
型式ｐ（Ｋｌのものを用いる。

Ｇ１１２８上の原始元ａを（ａ　＝　００００００１０
）とする時、パリティマトリクスＨＰは、下記に示すも
のとなる。

パリティシンボルＱｏ　＝　Ｄ　（４３ｘ　２６＋　Ｎ
）及びＱ１＝Ｄ　（４４Ｘ２６＋Ｎ）ば、再生されたＱ
系列をｖｐとする時に、次の等式を満足するものとされ
る。

ＨＰＸＶＰ＝０ ここで、 である。（Ｎ＝０．１，２．３・・・・・・２４．２５
）であり、（Ｍ＝０．１．２．３・・・・・・４１．４
２）である。

もし、（４４ＸＭ＋４３ＸＮ）　＞１１１７の関係が生
じる時は、（４４Ｘ　Ｍ　＋　４３Ｘ　Ｎ）は、（４４
Ｘ　Ｍ　＋　４３Ｘ　Ｎ−１１１８）として計算される
。

Ｑ系列のインターリーブ関係の理解を容易とするため（
Ｎ＝０．Ｉ、２．・旧・・２４．２５）を垂直方向とし
、（Ｍ＝０．１，２．・・・・・・４１．４２）を水平
方向として、Ｐパリティを含む１１１Ｂシンボルの配列
を並び変えると、第Ｉ６図に示すものとなる。第１６図
の横方向に並ぶ各行が１個のＱ系列を形成する。例えば
（Ｎ＝０）の時は、（Ｄｏｏｏｏ、　ＤＯＯ４４゜ＤＯ
Ｏ８Ｂ、　ＤＯ１３２，Ｄ０１７６、・・・・・・、　
ＤＯ６４２，Ｄ０６８６゜ＤＯ７３０，ＤｌｌｌＢ　（
＝ＱＯ）　、　Ｄ１１４４　（＝Ｑ　１　）　）が１個
のＱ符号系列を形成する。また、この第１６図において
、縦方向に並ぶ各列がＰ系列を形成する。従って、第１
６図は、垂直方向に（２６，２４）リードソロモン符号
の符号化がなされると共に、水平方向に、（４５，４３
）リードソロモン符号の符号化がなされた１種の積符号
の構成を表したものである。

この２つのリードソロモン符号は、共に２シンボルのパ
リティシンボルを有しているので、エラーフラグがない
時でも、■シンボルエラーまでの訂正が可能であると共
に、エラーフラグによって、エラーロケーションが判か
っている時には、２シンボルまでのエラーを訂正するこ
とができる。このエラーフラグとしては、ディジタルデ
ィスクに関して標準的に使用されるＣＩＲＣ（クロスイ
ンターリーブリードソロモン符号）の復号結果を用いる
ことができる。したがって、第１６図における垂直方向
のリードソロモン符号の復号（Ｐ復号と称する）及び水
平方向のリードソロモン符号の復号（Ｑ復号と称する）
を交互に行い、例えば（Ｐ　ｉｎ号−Ｑ復号−Ｐ復号→
Ｑ復号）と行うことにより、Ｐ系列及びＱ系列の両者の
何れから見ても、３個以上のシンボルがエラーシンボル
となる場合以外では、全てのエラーパターンの訂正を行
うことができる。然も、クロスインターリーブ処理を施
しているので、バーストエラーを分散させることにより
、エラー訂正能力をより向上することができる。

上述のエラー訂正符号は、１ブロツクのヘッダ及びユー
ザーデータの計１１１８ワードの夫々を上位バイトと下
位バイトとに分割してなる２つのデータプレーンに関し
て同様になされる。このエラー訂正符号化がなされた各
データプレーンが合成され、更に、ブロック同期信号が
付加され、第１３図又は第１４図に示す１″７゛ロツク
の構成とされる。このｌブロックがオーディオデータの
代わりに、ディジタルディスクのＣＩＲＣ符号の符号器
に供給され、エラー訂正符号化の処理を受け、更に、フ
ォーマツタにより、第１０図に示すような記録データに
変換される。この記録データがディジタルディスクのカ
ッティングマシンに供給される。

第１７図は、光学式ディスクの再生装置の構成を示すも
のである。第１７図において、（１）が上述や２つのフ
ォーマットのディジタル信号のいずれかが不パイラル状
に記録されたディジタルディスクを承ず。ディスク（１
）は、スピンドルモータ（２）によって、回転される。

この場合、線速度一定でディスク（１）が回転するよう
に、スピンドルサーボ回路（３）によってスピンドルモ
ータＢ （２）が制御される。

（４）がオプティカルヘッドを示し、オプティカルヘッ
ド（４）は、読取用のレーザ光を発生するレーザー源、
ビームスプリッタ、対物レンズ等の光学系、ディスク（
１）で反射されたレーザー光の受光素子等を有している
。オプティカルヘッド（４）は、スレッド送りモータ（
５）によって、ディスク（１）の半径方向を移動できる
ようにされている。スレッド送りモータ（５）は、スレ
ッドドライブ回路（６）によってドライブされる。

また、オプティカルヘッド（４）は、ディスク（１）の
信号面に直角な方向及びこれに平行な方向の２方向にお
いて変位可能とされ、再生時のレーザー光のフォーカシ
ング及びトラッキングが常に良好とされるように制御さ
れる。このために、フォーカスサーボ回路（７）及びト
ラッキングサーボ回＠（８）が設けられている。

オプティカルヘッド（４）の再生信号がＲＦアンプ（９
）に供給される。オプティカルヘッド（４）には、例え
ばシリンドリカルレンズと４分割ディテクタの組合上か
らなるフォーカスエラー検出部と３つのレーザースポッ
トを用いるトラッキングエラー検出部とが設けられてい
る。ＲＦアンプ（９）の出力信号がクロック抽出回路（
’１０）に供給される。このクロック抽出回路（１０）
の出力（データ及びクロック）がフレーム同期検出回路
（１１）に供給される。ディスク（１）に記録されてい
るディジタル信号は、ＥＦＭ変調され”（いる。

ＥＦＭ変調は、８ビツトのデータを１４ビットの好まし
い（即ち変調された信号の最少反転時間が長く、その低
域成分が少なくなるような１４ピッ１−）パターンにブ
ロック変換する方法である。ディジタル復調回路（１２
）は、！！Ｆ１１の復調を行う構成とされる。クロック
抽出回路（１０）により取り出されたビットクロック及
びフレーム同期検出回１ｉ（１１）で検出されたフレー
ム同期信号がディジタル復調回路（１２）及びスピンド
ルサーボ回路（３）に供給される。

ディジタル復調回路（１２）では、サブコーディング信
号の分離がなされ、このサブコーディング４８％がバッ
ファメモリ　（１３）を介してシステムコントローラ（
１４）に供給される。システムコントローラ（１４）に
は、ＣＰＵが設けられ、ディスク（１）の回転動作、ス
レッド送り動作、オプティカルヘッド（４）の読取動作
などがシステムコントローラ（１４）によって制御され
る構成とされる。

システムコントローラ（１４）には、後述のインターフ
ェース（２０）を介して制御指令が供給される。

つまり、サブコーディング信号を用いるディスク（１）
から希望するディジタル信号の読出しを行うための制御
がシステムコントローラ（１４）によって行われる。

ディジタル復調回路（１２）から出力されるメインディ
ジタルデータがＰ・へＭｊントローラ（１５）を経てＲ
ＡＭ　　（１６）及びエラー訂正回路（１７）に供給さ
れる。このｌ？ＡＭ二１ントローラ（１５）　、ＩＩＡ
Ｍ　　（１６）及びエラー訂正回路（１７）により、時
間軸変動め除去、エラー訂正の処理が成され、その出力
にメインディジタルデータが堆り出される。このＲＡＭ
コントローラ（１５）の出力がデマルチプレクサ（１８
）に供給される。デマルチプレクサ（１８）は、再生し
ているディスクがステレオ音楽信号用のコンパクトディ
スクであるか、ディジタルデータ記憶用のディジタルデ
ータディスクかによって制御されるもので、システムコ
ントローラ（１４）により出力系路の切替を行う。−例
として、ディスク（１）゛のリードイントラツクに記録
されているサブコーディング信号のＱチャンネルのコン
トロールビットにより、再生しているディスクがステレ
オ音楽信号用のものか、ディジタルデータ記憶用のもの
かが識別される。この出力系路の切替と共に、ＲＡＭコ
ントローラ（１５）に対してディスクの種類の判別結果
を示す制御信号が供給され、ディジタルデータ記憶用の
ディスクの再生出力には、付加的なエラー訂正動作がな
される。

ディジタルディスク再生時に選択される出力系路には、
データ変換回路（１９）が接続されζいる。

このデータ変換回路（１９）には、再生ディジタルデー
タと共に、再生ザブコーディング信号がバッファメモリ
　（１３）から供給され、再生データがシリアル信号の
形態に変換される。第１８図は、データ変換回路（１９
）から出力されるシリアル信号のワードフォーマットの
一例を示す。このシリアル信号は、３２ビツトを１ワー
ドとしており、最初の４ビツトがプリアンプル、次の４
ビツトがデータの補助ビット、次の２０ビツトがデータ
である。ディジタルデータが１６ビツトを１ワードとす
る時は、最十位ビット　（ＬＳＢ）から１６ビツト挿入
される。

ディジタルデータの後に４ビツトが付加される。

この４ビツトのうちで、■で示すビットは、そのワード
が有効であるかどうかを示すフラグであり、Ｕで示すビ
ットがサブコーディング信号の各ビットであり、Ｃで示
すビットがチャンネルを１別するビットであり、Ｐがパ
リティビットである。このサブコーディング信号のビッ
トＵは、ワードフォーマットの夫々に１ビツトずつ挿入
されて順次伝送される。

上述のワードフォーマットは、オーディオデータを考慮
して考えられたもので、次段のインターフェース（２０
）に供給され、標準的なコンピユー夕のデータフォーマ
ットに変換される。また、システムコントローラ（１４
）に対するデータがインターフェース（２０）を介して
マイクロコンピュータシステム（ホストコンピュータ＞
　　（２１）から（」（給される。マイクロコンピュー
タシステム（２１）は、読出しアドレスを指定し、この
読出しアドレスの他にスタート信号などのドライブご１
ントロ一ル信号をインターフェース（２０）及びシステ
ムコントローラ（１４）に与える。

再生しているディスクがステレオ音楽信号用のものの時
に選択されるデマルチプレクサ（１８）の出力系路には
、補間回路（２２）が接続され、エラー訂正できなかっ
たエラーデータの修整がなされる。補間回路（２２）に
より、左右のチャンネルに分けられ、各チャンネルのデ
ータがＤ／Ａコンバータ（２３Ｌ）　、　　（２３Ｒ）
によりアナログ信号とされ、ローパスフィルタ（２４Ｌ
）　、　　（２４Ｒ）を夫々介して出力端子（２５Ｌ　
）　、　　（２５１？　”）に取り出される。

ここでは、バッファメモリ　（１３）によりザブコ一テ
ィング信号の時間軸変動分を除去している。

この時間軸補正は、メインチャンネルのディジタル信号
に関して、ＲＡＭコントローラ（１５）及びＲＡＭ（１
６）によってなされるのと同様のものである。

つまり、ＲＡＭコントローラ（１５）は、検出されたフ
レーム同期信号から再生信号に同期したライトクロック
を形成し、このライトクロックによって、ＲＡＭ　　（
１６）にディジタル信号を書込み、ＲＡＭ　　（１６）
からディジタル信号を読出す時には、水晶発振器の出力
から形成されたリードクロックを用いるようにしている
。このライトクロック及びリードクロックがバッファメ
モリ　（１３）へのサブコーディング信号の書込み及び
読出しに用いられる。したがって、バッファメモリ　（
１３）から続出されたサブコーディング信号は、時間軸
変動を含まず、メインチャンネルのディジタル信号との
時間的関係がこの時間軸変動によって変化してしまうこ
とが防止される。

ここでは、ディジタルデータ記憶用のディスク再生時に
は、まず、マイクロコンピュータシステム（２１）にお
いて、所定のアドレスに対するり一ド命令が実行される
。ごのアドレスは、Ｑチャンネルの絶対時間表示用のコ
ードそのものであっ”（、インターフェース（２０）を
介し′ζ、アドレスがシステムコントローラ（１４）に
供給される。システムコントローラ（１４）は、スレッ
ドドライブ回路（６）を制御し、オプティカルヘッド（
４）により再生されたサブコーディング信号を見ながら
、目的とする読取り位置の近傍の位置にオプティカルヘ
ッド（４）を移動させる。この例では再生されたサブコ
ーディ、ング信号にエラーが含まれることによって、設
定されたサブご１−ディング信号が再生、されないでア
クセス動作が終ｒしない誤動作を防止するために、数ブ
ロック離れた位置より再生を開始するようにしている。

そして、再生されたサブコーディング信号が指定された
アドレスに一致することにより、又は近傍の正しいザブ
二１−ド信号の位置から再生を開始してフレーム同期信
号を、カウントすることの何れかの方法で目的とするブ
ロックを捕えるようにしている。

第１９図は、ディジタルデータ記憶用のディスク再生時
のエラー訂正回路（復号器）の−例を示す。

第１９図では、簡単のため、オーディオ信号用のディス
ク及びディジタルデータ記憶用のディスクの何れにも用
いられている。ＣＩＲＣ符号の復号器についＣは省略さ
れている。つまり、ＲＡＭ　　（１６）　ニ貯えられて
いる１ブロツクのブ【ドック同期信号を除く再生データ
は、ＣＩＲＣ符号の復号後のものであり、各シンボルに
は、エラーの有無を示すエラーフラグが付加されている
。

ＲＡＭ　　（１６）からエラーフラグと共に各シンボル
が読出され、２６シンボルのＰ系列ごとにデータバス（
３１）を介してＰｆｉ号器（３２）に供給される。

Ｐ復号器（３２）において、ＣＩＲＣ符号の復号により
得られたエラーフラグを用いて１個のＰ系列内の２シン
ボルエラーの訂正を行う（２６，２４＞リードソロモン
符号の復号がなされ、この復号後のシンボルがＲＡＭ　
　（１Ｂ）に書き込まれる。この場合、Ｐ復号器（３２
）により、エラーが訂正されたものは、そのシンボルに
関するエラーフラグがクリアされる。１ブロツクに関す
るＰｆ１号が終了すると、ｌ？ＡＭ（１６）から読出さ
れたデータがデータバス（３１）を介してＱ復号器（３
３）に供給される。

ＲＡＭ　　（１６）のアドレスの１間律目こより、ディ
ンターリーブがなされ、１ブロツクのＱ系列ごとにＱ復
号器（３３）において、１個のＱ系列内の２シンボルエ
ラーの訂正を行う（４５，４３）リードソロモン符号の
復号がなされる。ごの復号によりエラーが訂正されたも
のは、そのシンボルに関するエラーフラグがクリアされ
る。次に、再びＰｌｏｔ号が行われ、更に、Ｑｆｆｉ号
が行われる。このように、Ｐ復号及びＱ復号を交互に２
１ｔｌずつ行った後に、１？ＡＭ　　（１６）からのエ
ラー訂正後の再生ディジタルデータがＣＲＣチェッカ（
３４）に供給され、エラー検出がなされ、エラー検出結
果が出力ゲート（３５）に供給される。出力ゲー）　（
３５）では、エラーが有ると判定されたデータに関して
、エラーフラグがセットされる。

ＣＲＣチェッカ（３４）のエラー検出結果は、Ｐｆｆｉ
号器（３２）及びＱ復号器（３３）にお番するエラー訂
１Ｆのために用いることもできる。Ｐ復号器（３２）及
びＱ復号器（３３）では、エラー訂正時に、ＣＩＲＣ符
号の復号の際に発生したエラーフラグを使用し”ζいる
。従って、ＣＲＣチェッカ（３４）のエラー検出結果を
Ｐａ１号及びＱ復号の際に参照することによって、ＣＩ
ＲＣ符号のエラーフラグが正しくない時の誤った訂正動
作を防止することができる。

Ｄ　発明が解決しようとする問題点 本発明は上述した光学式ディスクの再生装置等のディジ
タル機器に適用して好適な、クロック信号用の同期回路
に於いて、ワード当りのバイト数を異にする複数のディ
ジタル信号のいずれをも、バイト単位で処理することの
できるような、出方ビットクロック及び出力バイトクロ
ックを得ることのできるものを提案しようとするもので
ある。

Ｅ　　ｔ’ＪＩｉ！１点を解決するための手段本発明に
よる同期回路は、ワード当りのバイト数を異にする複数
のディジタル信号のうち選択されたディジタル信号に付
随するビットクロック及び共通のワードクロックが供給
されて、ワード当りのバイト数の等しい出力ビッ１−ク
ロックが出力される出力ビットクロック生成回路（５０
）と、共通のワードクロック及び出力ビットクロックが
供給されて、出力バイトクロックが出力される出力バイ
トクロック生成回路（５１）とを有するものである。

Ｆ　作用 かかる本発明によれば、ワード当りのバイト数を異にす
る複数のディジタル信号のうちの選択されたディジタル
信号のいずれをも、バイト単位で処理することができる
ような、出力ビットクロック及び出力バイトクロツタを
得ることができる。

Ｇ　実施例 本実施例は、本発明を光学式ディスクの再生装置に適用
した場合で、再生装置の構成、その動作等の大部分は、
第１０図〜第１９図、及びそれについての説明を援用し
、ここでは本実施例の特徴のある部分のみを説明するも
、第１図〜第９図に於いて、上述の第１７図及び第１９
図と対応する部分には同一符号を付して説明する。

０１周辺回路 以下に、第２図を参照して、上述の第１７図に於ける、
ＲＡＭコントローラ（１５）からインターフェース（２
０）に至る部分に設けられた回路について説明する。（
４０）はデータセレクタで、ＲＡＭコントローら（１５
）から入力端子（４１）に供給される第１のディジタル
信号及びそれに付随する各種信号と、入力端子（４２）
に供給される第２のディジタル信号及びそれに付随する
各種信号と、入力端子（４３）に供給される第３のディ
ジタル信号及びそれに付随する各種信号のいずれかを選
択し、その選択された信号がデマルチプレクサ（１８）
を介して同期回路（４５）に供給される。第１〜第３の
ディジタル信号はワード当りのバイト数が夫々３バイト
、４バイト及び２バイトの信号で、第１のディジタル信
号の内容は上述の第１２図〜第１４図について詳述した
信号であり、第２のディジタル信号は第１のディジタル
信号を直列信号の状態で送信し、それを受信した信号で
ある。第３のディジタル信号は普通に用いられている汎
用の信号である。

この同期回路（１チツプＩＣにて構成される）（４５）
では、次のような処理が行われる。第１〜第３のディジ
タル信号のうち選択されたディジタル信号に付随する入
力ビットクロック及び共通のワードクロックから、ｌワ
ード周期内のビットクロックの個数の等しい出力ビット
クロックを得ると共に、この出力ビットクロック及び共
通のワードクロックから共通の出力バイトクロックを得
る。

ディジタル信号から検出した外部ブロック同期信号に同
期した内部ブロック同期信号を作る。

第１〜第３のディジタル信号（直列信号）の各ワードの
ビット信号の桁順序（各ワードの先頭ビットがＬＳＢで
あるかＭＳＢであるか）を統一３−る。

ディジタル信号のデスクランブルを行う。

ディジタル信号のエラーの検出及びエラー状態の判別を
行う。

（４７）はＲＡＭで、ディジタルデータ及びバイト毎の
エラーフラグを記憶して、ディジタルデー゛りのエラー
を訂正するためのものである。

（４６）はＲＡＭ　　（４７）を制御するＲＡＭコント
ローラである。このＲＡＭコントローラ（４６）は、同
期回路（４５）からのデスクランブルされた出力データ
、バイト毎のエラーフラグ、出力ビットクロック、出力
バイトクロック、内部ブロック同期信号等を受ける。Ｒ
ＡＭコントローラ（４６）は、システムコントローラ（
１４）のＣＰＵの制御により、ＲＡＭ（４７）に記憶さ
れたデータのエラー訂正を行い、ＲＡＭ　　（４７）か
ら読出されたデータをインターフェース（２０）を介し
てマイクロコンピュータシステム（ホストコンピュータ
）（２１）に供給する。

同期回路（４５）からのエラー状態（データエラーの有
無、エラーオバーの如何）の判別信号はインターフェー
ス（４８）を介してシステムコントローラ（１４）に供
給される。

０２同期回路 以下に、第１図、第３図〜第９図を参照して、上述の第
２図に於ける同期回路（４５）について詳細に説明する
。第１図に同期回路を不し、その・各回路部を、具体的
に図示したものを、第３図〜第６図に分けて示す。尚、
第３図〜第６図に於いて互いに接続される部分には同一
のナルファペットの小文字（但し、バー及びドツトを付
した文字も含む）を付すと共に、第１図と対応する回路
部分には同一符号を付す。又、第７図〜節９図に上述の
第１〜第３のディジタル信号を人力したときの出力クロ
ックのタイムチャートを示す。

第７図Ｂ１第８図Ｂ及び第９図Ｂは８８ｋＨｚの周波数
を有する共通のワードクロック、第７図Ｃ１第８図Ｃ及
び第９図Ｃは４４　ｋ　Ｉｆ　ｚの周波数を有する共通
のＬＲクロックで、冒頭に述べた第１のディジタル信号
に付随しているものである。

第１、第２及び第３のディジタル信号のビットクロック
（入力ビットクロック）（第７図Ａ、第８図Ａ及び第９
図Ａ参照）は、その周波数が夫々２ＭＨｚ、　２．８Ｍ
１ｌｚ及び１．４ＭＨｚで、共に上述のワードクロック
及びＬＲクロックに同期している。従って、第１、第２
及び第３のディジタル信号はワード当り人々３バイト　
（＝２４ビット）、４バイト　（−３２ビツト）及び２
バイト　（＝１６ビツト）のピット信号から構成されて
いることが分る。

第１のディジタル信号のデータ（人力データ）（第７図
り参照）は１ワード当り１６ビソトで、ＭＳＢが先頭に
来ており、そのＭＳＢのみが９ビツト分の長さを有して
おり、それ以外の桁のピットは１ビツトずつの長さを有
している。

第２のディジタル信号のデータ（入力データ）（第８図
り参照）は、１ワード当り２４ビツトのデータを有して
いるがＬＳＢから８ビツト目までのデータはサブコード
データで、９ビツト目からＭＳＢまでの１６ビツトが本
来のデータである。各ワードの当初には１ビツトのエラ
ーフラグがあり、２４ビツトのデータビットとの間には
７ビツト分の空白がある。

第３のディジタル信号のデータ（入力データ）（第９図
り参照）は、１ワード当り１６ビソトのデータを有して
おり、ＬＳＢが先頭に来ている。

面、第１及び第３のディジタル信号のエラーフラグは、
夫々第７１！！＜ｌ　Ｈ及び第９図１１に示す如く、デ
ータとは別に設けられ°ζいる。

第１図及び第３図〜第６図を参照して説明するに、（５
２）は人力データ判別回路で、第１のディジタル信号の
到来時は人力Ｍｌ、Ｍ２はＭ１’Ｍ２＝　ｌ−Ｉ　Ｊで
あり、従って出力Ｍ３．Ｍ４ばＭ３＝Ｍ４＝ｒ’ＯＪと
なる。第２のディジタル信号の到来時は入力Ｍ１．Ｍ２
はＭｌ　＝Ｍ２　＝　ｌ　ＯＪであり、従って出力Ｍ３
．Ｍ４はＭ３　＝　Ｍ４　＝　ｒ　１　ｊとなる。第３
のディジタル信号の到来時は人力ＭＩ。

Ｍ２はＭ１≠Ｍ２であり、従って、出力Ｍ３　、　Ｍ４
もＭ３≠Ｍ４となり、しかもＭｘ　≠Ｍ３．Ｍ２　≠Ｍ
４となる。

入力データ（直列データ）が直列−並列変換回路（５５
）に供給されて並列データに変換された後、桁順序変換
回路（５６）に供給される。入力ビットクロックが排他
的論理和回路（５３）を介して直列　　　　　　′−並
列変換回路（５５）に供給される。排他的論理和回路（
５３）の他方の入力端には出力データ判別出力Ｍ３が供
給される。

桁順序変換回路（５６）には桁順序制御信号が供給され
て、直列−並列変換回路（５５）に供給される入力デー
タのうち、ＭＳＢが先頭となっているものが、ＬＳＢが
先頭になるように（その逆も可）変換された後、並列−
直列変換回路（５７）に供給されて、直列データに戻さ
れる。並列−直列変換回路（５７）には、後述する出力
ビットクロック生成回路（５０）からの出力ビットクロ
ック（第７図Ｆ１第８図Ｆ及び第９図Ｆ参照）が供給さ
れると共に、後述する出力バイトクロック生成回路（５
１）から得られたロードパルス（ワードクロツタの立下
りエツジ付近のタイミングで発生する）　（第７図Ｇ、
第８図Ｇ及び第９図Ｇ参照）が供給される。“並列−直
列変換回路（５７）よりの直列データ（ＬＳＢが先頭に
来ているデータ）はデスクランブル回路（５８）に供給
されてデスクランブルされた後、出力データとして出力
される。

次に、出力ビットクロック生成回路（５ｏ）及び出力バ
イトクロック生成回路（５１）について説明する。出力
ビットクロック生成回路（５０）には入力ビットクロッ
ク、排他的論理和回路（５３）よりのビットクロック、
ワードクロック及び判別出力Ｍ２’、Ｍ３が供給される
。

第１のディジタル信号の２朋２の人力ピットクロツタ（
第７図Ａ参照）に対しては、出力ビットクロック生成回
路（５０）　＃こ於いて、ワードクロックめレジスタに
よるとットクロ・〉り単位の遅延処理により、ワードク
ロックの立上り及び立Ｆリエソジの前後に人力ピットク
ロツタの周期の５倍の周期のパルスを１周波分形成して
、１ワード当りのクロック数が１６、即ちバイト数が２
で、ワードクロックに同期し、周波数が２朋２の出力ビ
ットクロック（第７図Ｆ参照）が生成される。

第２のデジタル信号の２．８ＭＨｚの入力ビットクロッ
ク（第８図Ａ参照）は、出力ビットクロック生成回路（
５０）のトグルフリップフロップ回路によって１７２に
分周されることによって、ｌワード当りのクロック数が
１６、即らバイト数が２で、ワードクロックに同期し、
周波数が１．４Ｍ１ｌｚの出力ピットクロソク（第８図
Ｆ参照）が生成される。

第３のディジタル信号の１．４ＭＩＩｚの大カビソトク
ロソク（第９図Ａ参照）は出力ビットクロック生成回路
（５０）を実質的にそのま＼通過して、１ワード当りの
クロック数が１６、即ちバイト数が２で、ワードクロッ
クに同期し、周波数が１　、４ＭＩＩｚの出力ビットク
ロック（第９図Ｆ参照）が生成される。

出力バイトクロック生成回路（５１）には、ワードクロ
ック及び出力ピットクロソク生成回路（５１）からの出
力ビットクロツタが供給され、その計数用レジスタによ
って、ワードクロック及び出力ビソトクロソクに同期し
、周波数がワードクロックの周波数の２倍の１７６ＫＩ
Ｉｚの出力バイトクロツタ（第７図Ｅ、第８図Ｅ１第９
図Ｅ参照）が生成される。

次に、エラーフラグの取出回路（５４）について説明す
る。第１及び第３のディジタル信号の場合は、入力デー
タと別個のエラーフラグ（第７図１１、第９図Ｈ参照）
がエラーフラグ検出回路（５４）に供給されて、実質的
にそのま一出力されるが、第３のディジタル信号の場合
は第８図りにボずようにエラーフラグがデータの各ワー
ドの先頭に含まれ°ζいるので、人力データがエラーフ
ラグの取出回路（５４）に供給されて、人力データから
エラーフラグが抽出される。尚、このエラーフラグ取出
回路（５４）には判別出力Ｍ３及びワードクロックが供
給される。エラーフラグの取出回路（５４）よりのエラ
ーフラグはエラーフラグのランチ回路（６６）に供給さ
れて、出力バイトクロックによってラッチされ、そのラ
ッチされたエラーフラグが他のラッチ回路（６０）に供
給されて、史に出力バイトクロックでラッチされ、エラ
ーフラグ（第７図１、第８図■、第９図Ｉ参照）が出力
される。

次に、ディジタル信号のブロック同期信号（外部ブロッ
ク同期信号）から内部ブロック同期信号を形成する回路
について説明する。（６４）は同期パターン検出回路で
、桁順序変換回路（５６）よりの並列データを受けて、
ブロック同期信号を検出する。そのブロック同期信号は
、上述の第１３図から明らかなように、当初及び最後の
各１バイトのｒ　０ＯＯＯＯＯＯＯＪ並びに中間の１０
バイトのｒ　ＩＩＩＩＩＩＩＩＪのビットパターンを有
している。

同期パターン検出回路（６４）にて検出された外部ブロ
ック同期信号は、エラーゲート回路（６５）−ウィンド
ゲート回路（６７）を通じて、カウンタ（６１）のロー
ド端子に供給される。エラーフラグのラッチ回路（６６
）よりエラーフラグが得られたとき及び最初の外部ブロ
ック同期信号（エラーのり能性がある）の到来時は、エ
ラーゲート回路（６５）は閉じられて、外部ブロック同
期信号の通過が阻止される。

エラーゲート回路（６５）の出力は、ウィンドゲート回
路（６７）と共に、これを制御するゲート制御回路（６
８）に供給される。このゲート制御回路（６８）には、
ワードクロックも供給される。

カウンタ（６１）はクロック整形回路（６２）からのク
ロックを針数し、所定ロードチャンネルからフル計数値
までの計数時間が外部ブロック同期借号の周期と等しく
なるようにされる。

クロック整形回路（６２）はＤ形フリップフロップ回路
にて構成され、そのクロック端子にワード”クロックが
供給され、そのＤ端子に排他的論理和回路（５９）の出
力が供給される。排他的論理和回路（５９）には、ＬＲ
クロックと判別出力Ｍ４とが供給される。

カウンタ（６１）からのキャリーアウト出力はタイミン
グ整形回ＩＩ（６３）に供給され゛ζ整形された後、こ
の回路（６３）から内部ブロック同期信号が出力される
。このタイミング整形回路（６３）には、出カビ１ノド
クロックと、排他的論理初回１／８（５９）の出力が供
給される。

次に、ゲート制御回路（６８）につい°（説明する。

ゲート制御回ＩＩ（６Ｂ）には、ワードクロツタと、エ
ラ、−ゲート回＃（６５）からの外部ブロック同期信号
と、タイミング整形回路（６３）からの内部ブロック同
期信号が供給される。ゲート制御回路（６８）は、エラ
ーゲート回路（６５）からの外部ブロック同期信号と、
タイミング整形回路（６３）からの内部ブロック同期信
号とのタイミングを比較し、そのタイミングが例えば２
回以上連続して一致したときはウィンドゲート回路（６
７）をゲート動作状態にして外部ブロック同期信号を通
過させ、タイミングが４回以上連続して不一致になった
ときはウィンドゲート回路（６７）を常開状態にして外
部ブロック同期信号の通過を阻止するように制御する。

この場合の制御はヒステリシスを有する。

又、タイミング整形回路（６３）からの内部ブロック同
期信号はウィンドゲート回路（６７）を介し°ζカウン
タ（６１）のロード端子に、ゲート回路（６７）の状態
に無関係に常に供給されて、カウンタ（６１）は自走し
得るようになされている。

ウィンドゲート回路（６７）がゲート動作状態になって
いても、外部からのウィンド開放信号をフリップフロッ
プ回路（６９）に供給し、その出力をゲート制御回路（
６８）に供給することにより、ウィンドゲート回路（６
７）を強制的に常開状態にすることができる。

かくして、ノイズに影響されずに、カウンタ（６１）は
外部ブロック同期信号に確実比っ迅速に同期し、しかも
外部ブロック同期信号の到来の有無に拘わらず、カウン
タ（６１）の出力に基づいて常に内部ブロック同期信号
が発生ずる。

カウンタ（６１）の計数内容はデータ領域設定回路（７
０）に供給され、その出力が波形整形−路（７１）を介
してエラーの有無のランチ回路（７２）及びエラーカウ
ンタ（７３）に供給されてデータ領域でのみ回路（７２
）　、　　（７３）が動作状態になるようになさしめら
れる。回路（７２）　、　　（７３）には夫々エラーフ
ラグのラッチ回路（６６）よりのエラーフラグと、タイ
ミング整形回路（６３）の出力が供給される。かくして
、回路（７２）からはブロック中のデータエラーの有無
判別出力が得られる。又、回１７＆（７３）ではデータ
領域に於けるブロック毎のエラーの数を計数し、例えば
１３９個以上であればキャリー出力がラッチ回路（７４
）に供給され、ラッチ回路（７４）からエラーオーバー
判別出力が得られるようになされる。

Ｈ発明の効果 上述せる本発明によれば、ワード当りのバイト数を異に
する複数のディジタル信号のいずれをも、バイト単位で
処理することのできるような、出力ビットクロック及び
出力バイトクロックを得ることのできる同期回路を得る
ことができる。

【図面の簡単な説明】

第１図は本発明による同期回路の一実施例を示すブロッ
ク線図、゛第２図はその周辺回路を示すブロック線図、
第３図ん第６図は第１図の具体構成例を示す回路図、第
７図〜第９図は第２図の説明に供す名タイムチャート、
第１θ図及び第１１図は夫々ディジタルオーディオデー
タのフォーマット図、第１２図〜第１４図はディジタル
データのフォーマット図、第１５図及び第１６図は夫々
エラー訂正符号のインターリーブ関係の説明図、第１７
図は従来の再生装置のブロック線図、第１８図はディジ
タルデータのフォーマット図、第１９図は第１７図の一
部のエラー訂正復号器を示すブロック線図である。 （５０）は出力ビットクロック生成回路、（５１）は出
力バイトクロック生成回路である。 エラー訂正４１号ＩＲのプ０ヅクｍｒｓａ−＾ム

Claims (1)

1. 【特許請求の範囲】 ワード当りのバイト数を異にする複数のディジタル信号
   のうち選択されたディジタル信号に付随するビットクロ
   ック及び共通のワードクロックが供給されて、ワード当
   りのバイト数の等しい出力ビットクロックが出力される
   出力ビットクロック生成回路と、 上記共通のワードクロック及び上記出力ビットクロック
   が供給されて、出力バイトクロックが出力される出力バ
   イトクロック生成回路とを有することを特徴とする同期
   回路。