JPS61199149A - デ−タ通信制御装置 - Google Patents
デ−タ通信制御装置Info
- Publication number
- JPS61199149A JPS61199149A JP60040690A JP4069085A JPS61199149A JP S61199149 A JPS61199149 A JP S61199149A JP 60040690 A JP60040690 A JP 60040690A JP 4069085 A JP4069085 A JP 4069085A JP S61199149 A JPS61199149 A JP S61199149A
- Authority
- JP
- Japan
- Prior art keywords
- command
- communication control
- control circuit
- data processing
- processing section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 52
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信制御回路を有するデータ通信処理装置に
藺する。特に、高機能化された通信制御回路の制御手段
に関する。
藺する。特に、高機能化された通信制御回路の制御手段
に関する。
データ処理部の指令に基づきこのデータ処理部とデータ
通信回線とのデータ送受信処理を行い、指令の終了ごと
に終了通知をデータ処理に行うデータ通信制御回路を有
するデータ通信制御装置において、 指令終了ごとに計数を行い、この計数情報が付加された
終了通知をデータ処理部に伝送し、データ処理部で指令
の終了処理中に終了した指令が複数個あってもどの指令
が先に終了したかを判断することにより、 通信上の手順を正常に保つことができるようにしたもの
である。
通信回線とのデータ送受信処理を行い、指令の終了ごと
に終了通知をデータ処理に行うデータ通信制御回路を有
するデータ通信制御装置において、 指令終了ごとに計数を行い、この計数情報が付加された
終了通知をデータ処理部に伝送し、データ処理部で指令
の終了処理中に終了した指令が複数個あってもどの指令
が先に終了したかを判断することにより、 通信上の手順を正常に保つことができるようにしたもの
である。
従来例データ通信処理装置は、データ伝送路上の直列デ
ータを予め定められた規定に基づいて並列データに変換
する通信制御回路と、この通信制御回路の制御、通信手
順の処理および上位処理装置とのインタフェースなどを
有する通信処理部とから構成されている。しかし、最近
の集積回路技術の発展、回線の高速化およびローカルエ
リアネットワーク（ＬＡＮ）などの出現により通信制御
回路に手順の制御などを含む高度な処理機能が要求され
、かつ一本の物理伝送路上の物理レベルデータの処理お
よび制御を行っていたものが、この物理伝送路上の複数
の論理チャネルをも認識して行わなければならなくなっ
た。したがって、このような通信制御回路では、通信処
理部から各論理チャネルごとに送信および受信などの指
令を受けて処理し、また終了通知を行うとともに、未終
了の指令をも同時に保持するために各指令の受領および
終了の管理を行う必要がある。これら指令の管理の手法
は公知の各種のキューにより行うことができるが、ハー
ドウェアまたは通信制御回路のマイクロプログラムが増
大になるので、同時に受付ける指令を限定して各指令を
個別に受付け、終了の通知も個別に行っていた。
ータを予め定められた規定に基づいて並列データに変換
する通信制御回路と、この通信制御回路の制御、通信手
順の処理および上位処理装置とのインタフェースなどを
有する通信処理部とから構成されている。しかし、最近
の集積回路技術の発展、回線の高速化およびローカルエ
リアネットワーク（ＬＡＮ）などの出現により通信制御
回路に手順の制御などを含む高度な処理機能が要求され
、かつ一本の物理伝送路上の物理レベルデータの処理お
よび制御を行っていたものが、この物理伝送路上の複数
の論理チャネルをも認識して行わなければならなくなっ
た。したがって、このような通信制御回路では、通信処
理部から各論理チャネルごとに送信および受信などの指
令を受けて処理し、また終了通知を行うとともに、未終
了の指令をも同時に保持するために各指令の受領および
終了の管理を行う必要がある。これら指令の管理の手法
は公知の各種のキューにより行うことができるが、ハー
ドウェアまたは通信制御回路のマイクロプログラムが増
大になるので、同時に受付ける指令を限定して各指令を
個別に受付け、終了の通知も個別に行っていた。
しかし、指令の終了通知による通信処理部のマイクロプ
ログラムの起動はハードウェア量軽減のために一本の割
込み線により行わざるをえず、通信処理部が他の処理を
行っている間に複数の指令が終了する場合があり、複数
の終了通知も一回の起動にて処理しなくてはならなく、
各通知も個別に行われるのでどの指令が先に終了したか
を判断する情報が必要になった。本情報がない場合には
通信上の手順が逆転する場合もありうる。
ログラムの起動はハードウェア量軽減のために一本の割
込み線により行わざるをえず、通信処理部が他の処理を
行っている間に複数の指令が終了する場合があり、複数
の終了通知も一回の起動にて処理しなくてはならなく、
各通知も個別に行われるのでどの指令が先に終了したか
を判断する情報が必要になった。本情報がない場合には
通信上の手順が逆転する場合もありうる。
本発明は、このような欠点を解決するもので、ハードウ
ェアおよび通信制御回路のマイクロプログラム量が軽減
されたデータ通信制御装置を提供することを目的とする
。
ェアおよび通信制御回路のマイクロプログラム量が軽減
されたデータ通信制御装置を提供することを目的とする
。
本発明は、データ処理部と、このデータ処理部からの複
数の指令を保持する指令保持手段と、この指令の実行が
終了するごとに生成される指示終了情報にかかわる情報
を上記データ処理部に逐次伝送する終了情報通知手段と
を含む通信制御回路とを備えたデータ通信制御装置で、
前述の問題点を解決するための手段として、上記通信制
御回路は、上記指令の実行が終了するごとに計数を行う
計数手段と、この計数手段の計数情報が付加された指示
終了情報を生成する信号生成手段とを備え、上記データ
処理部°は、上記信号生成手段で生成された情報に基づ
き指令終了情報の発生順序を判断する判断手段を備えた
ことを特徴とする。
数の指令を保持する指令保持手段と、この指令の実行が
終了するごとに生成される指示終了情報にかかわる情報
を上記データ処理部に逐次伝送する終了情報通知手段と
を含む通信制御回路とを備えたデータ通信制御装置で、
前述の問題点を解決するための手段として、上記通信制
御回路は、上記指令の実行が終了するごとに計数を行う
計数手段と、この計数手段の計数情報が付加された指示
終了情報を生成する信号生成手段とを備え、上記データ
処理部°は、上記信号生成手段で生成された情報に基づ
き指令終了情報の発生順序を判断する判断手段を備えた
ことを特徴とする。
通信制御回路は指令終了ごとに計数される計数情報を含
めた指令終了通知をデータ処理部に逐次行い、データ処
理部で指令終了通知により通信の手順上の処理を行う場
合に、通信制御回路で複数の指令が終了していても計数
情報で指令の終了順を判断し正常な処理を実行する。
めた指令終了通知をデータ処理部に逐次行い、データ処
理部で指令終了通知により通信の手順上の処理を行う場
合に、通信制御回路で複数の指令が終了していても計数
情報で指令の終了順を判断し正常な処理を実行する。
以下、本発明実施例装置を図面に基づいて説明する。
第１図は本発明のデータ通信制御装置の構成を示すブロ
ック構成図である。第２図はメモリ２にマツプされた指
令ブロックおよび報告ブロックを図示したものである。
ック構成図である。第２図はメモリ２にマツプされた指
令ブロックおよび報告ブロックを図示したものである。
第３図は通信制御回路３のマイクロプログラムの内容を
示す流れ図で、特に、指令終了時の処理の一部を示すも
のである。
示す流れ図で、特に、指令終了時の処理の一部を示すも
のである。
この実施例装置の構成を第１図に基づいて説明する。こ
の実施例装置は、データ処理部ｌと、メモリ２と、通信
制御回路３と、レベル変換回路４とを備え、データ処理
部１と、メモリ２と、通信制御回路３とは内部バス１０
２に接続される。また、データ処理部１は図示されてい
ない上位処理装置と上部インタフェース１０１を介して
接続される。
の実施例装置は、データ処理部ｌと、メモリ２と、通信
制御回路３と、レベル変換回路４とを備え、データ処理
部１と、メモリ２と、通信制御回路３とは内部バス１０
２に接続される。また、データ処理部１は図示されてい
ない上位処理装置と上部インタフェース１０１を介して
接続される。
また、通信制御回路３は割込線１０４を介してデータ処
理部１に接続され、さらにレベル変換回路４を介して直
列データ伝送路１０３に接続される。
理部１に接続され、さらにレベル変換回路４を介して直
列データ伝送路１０３に接続される。
次に、この実施例装置の動作を第１図ないし第３図に基
づいて説明する。
づいて説明する。
データ処理部１は上位処理装置と通信を行い、メモリ２
に定められた情報をセットし、通信制御回路３に対して
指令を発行する。また、通信制御回路３はマイクロプロ
グラムで制御され、データ処理部１からの指令により直
列データ伝送路１０３に対してデータの送受信および手
順の実行を行い、指令の実行が終了するとメモリ２に終
了状態などの情報をセットし、割込線１０４を介しデー
タ処理部１に指令の終了を報告する。
に定められた情報をセットし、通信制御回路３に対して
指令を発行する。また、通信制御回路３はマイクロプロ
グラムで制御され、データ処理部１からの指令により直
列データ伝送路１０３に対してデータの送受信および手
順の実行を行い、指令の実行が終了するとメモリ２に終
了状態などの情報をセットし、割込線１０４を介しデー
タ処理部１に指令の終了を報告する。
すなわち、データ処理部１は指令発行時に指令コード、
報告ブロックポインタ、データバッファポインタおよび
データ長などが格納された指示ブロックをメモリ２にセ
ットし、また通信制御回路３に指令ブロックの先頭アド
レスを通知することにより指令の実行を指示する。一方
、通信制御回路３で指令が終了すると、この通信制御回
路３により報告ブロックに終了状態、終了順序および受
信データ長などが書込まれる。
報告ブロックポインタ、データバッファポインタおよび
データ長などが格納された指示ブロックをメモリ２にセ
ットし、また通信制御回路３に指令ブロックの先頭アド
レスを通知することにより指令の実行を指示する。一方
、通信制御回路３で指令が終了すると、この通信制御回
路３により報告ブロックに終了状態、終了順序および受
信データ長などが書込まれる。
すなわち第２図に示すように、指令ブロック２０１．２
０２．２０３は独立して通信制御回路３に発行された指
令に対応するブロックであり、ワードＡ１、Ｂ１および
Ｃ１は指令コードを、ワードＡ２ 、Ｂ２およびＣ２は
各指令に対応する報告ブロック３０１．３０２および３
０３を示すポインタであって、報告ブロック３０１．３
０２および３０３には通信制御回路３での指令終了の情
報が格納されており、特にワードａｌＳｂｌおよびＣ１
は指令終了状態が、ワードａ２、ｂ２およびＣ２には第
３図で説明した終了カウンタの内容が格納されている。
０２．２０３は独立して通信制御回路３に発行された指
令に対応するブロックであり、ワードＡ１、Ｂ１および
Ｃ１は指令コードを、ワードＡ２ 、Ｂ２およびＣ２は
各指令に対応する報告ブロック３０１．３０２および３
０３を示すポインタであって、報告ブロック３０１．３
０２および３０３には通信制御回路３での指令終了の情
報が格納されており、特にワードａｌＳｂｌおよびＣ１
は指令終了状態が、ワードａ２、ｂ２およびＣ２には第
３図で説明した終了カウンタの内容が格納されている。
この通信制御回路３での指令終了時の処理を第３図に基
づいて説明すると、指令終了時に終了カウンタの内容を
ロードするとともに終了カウンタをインクリメントしく
処理４０１ ） 、ロードしたカウンタ値をメモリ２の
報告ブロックにセットしく処理４０２ ） 、データ処
理部１に対する割込みをセットする（処理４０３）。
づいて説明すると、指令終了時に終了カウンタの内容を
ロードするとともに終了カウンタをインクリメントしく
処理４０１ ） 、ロードしたカウンタ値をメモリ２の
報告ブロックにセットしく処理４０２ ） 、データ処
理部１に対する割込みをセットする（処理４０３）。
この終了カウンタは通信制御回路３の制御部に内蔵され
、通信制御回路３のマイクロプログラムレジスタまたは
メモリ、またはハードウェアカウンタであり、このカウ
ンタは指令の終了順を示す。
、通信制御回路３のマイクロプログラムレジスタまたは
メモリ、またはハードウェアカウンタであり、このカウ
ンタは指令の終了順を示す。
以上説明したように、この装置では通信制御回路３から
割込線１０４を介して指令終了がデータ処理部１に通知
されると、データ処理部１は報告ブロックのワードａｌ
、ｂｌおよびＣ１をサーチしていずれの指令が終了し
たかを判別することができ、さらには二つ以上の指令が
終了していればワードａ２、ｂ２およびＣ２を比べるこ
とによって指令の終了順も判別することができるので正
しい順番に指令終了処理を行うことが可能になる。さら
には、データ処理部１がワードａｌ 、ｂｌおよびＣ１
を定期的にサーチすることで割込線１０４がなくとも同
様な効果が得られる。
割込線１０４を介して指令終了がデータ処理部１に通知
されると、データ処理部１は報告ブロックのワードａｌ
、ｂｌおよびＣ１をサーチしていずれの指令が終了し
たかを判別することができ、さらには二つ以上の指令が
終了していればワードａ２、ｂ２およびＣ２を比べるこ
とによって指令の終了順も判別することができるので正
しい順番に指令終了処理を行うことが可能になる。さら
には、データ処理部１がワードａｌ 、ｂｌおよびＣ１
を定期的にサーチすることで割込線１０４がなくとも同
様な効果が得られる。
本発明は以上説明したように、終了通知社この終了通知
の発生順序を示す計数情報を付加する手段を設けること
により、割込線の線数の増大などを伴う過大なハードウ
ェアの追加および制御のためのマイクロプログラム量の
増大に相当する終了通知処理能力の向上を実現する効果
がある。
の発生順序を示す計数情報を付加する手段を設けること
により、割込線の線数の増大などを伴う過大なハードウ
ェアの追加および制御のためのマイクロプログラム量の
増大に相当する終了通知処理能力の向上を実現する効果
がある。
第１図は本発明実施例装置の構成を示すブロック構成図
。 第２図は第゛１図に示すメモリのメモリマツプ図。 第３図は第１図に示す通信制御回路に格納されたマイク
ロプログラムの内容を示す流れ図。 １・・・データ処理部、２・・・メモリ、３・・・通信
制御回路、４・・・レベル変換回路、１０１・・・上位
インタフェース、１０２・・・内部バス、１０３・・・
直列データ伝送路、１０４・・・割込線、２０１〜２０
３・・・指令ブロック、３０１〜３０３・・・報告ブロ
ック、Ａｌ 、Ａ２ 、Ｂｌ、Ｂ２、Ｃ１、Ｃ２、ａｌ
、Ｂ２、ｂｌ、ｂ２、Ｃ１、Ｃ２・・・ワード。 特許出願人 日本電気株式会社５．ア、代理人 弁理
士 井 出 直 孝 °゛、）実施例の構成図 篤１ 図 メモリのマツプ図 尼２図
。 第２図は第゛１図に示すメモリのメモリマツプ図。 第３図は第１図に示す通信制御回路に格納されたマイク
ロプログラムの内容を示す流れ図。 １・・・データ処理部、２・・・メモリ、３・・・通信
制御回路、４・・・レベル変換回路、１０１・・・上位
インタフェース、１０２・・・内部バス、１０３・・・
直列データ伝送路、１０４・・・割込線、２０１〜２０
３・・・指令ブロック、３０１〜３０３・・・報告ブロ
ック、Ａｌ 、Ａ２ 、Ｂｌ、Ｂ２、Ｃ１、Ｃ２、ａｌ
、Ｂ２、ｂｌ、ｂ２、Ｃ１、Ｃ２・・・ワード。 特許出願人 日本電気株式会社５．ア、代理人 弁理
士 井 出 直 孝 °゛、）実施例の構成図 篤１ 図 メモリのマツプ図 尼２図
Claims (1)
- （１）データ処理部と、 このデータ処理部からの複数の指令を保持する指令保持
手段と、この指令の実行が終了するごとに生成される指
示終了情報にかかわる情報を上記データ処理部に逐次伝
送する終了情報通知手段とを含む通信制御回路と を備えたデータ通信制御装置において、 上記通信制御回路は、 上記指令の実行が終了するごとに計数を行う計数手段と
、 この計数手段の計数情報が付加された指示終了情報を生
成する信号生成手段と を備え、 上記データ処理部は、 上記信号生成手段で生成された情報に基づき指令終了情
報の発生順序を判断する判断手段 を備えたことを特徴とするデータ通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040690A JPS61199149A (ja) | 1985-03-01 | 1985-03-01 | デ−タ通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040690A JPS61199149A (ja) | 1985-03-01 | 1985-03-01 | デ−タ通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61199149A true JPS61199149A (ja) | 1986-09-03 |
Family
ID=12587549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60040690A Pending JPS61199149A (ja) | 1985-03-01 | 1985-03-01 | デ−タ通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61199149A (ja) |
-
1985
- 1985-03-01 JP JP60040690A patent/JPS61199149A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031091A (en) | Channel control system having device control block and corresponding device control word with channel command part and I/O command part | |
| EP0029331B1 (en) | Inter-subsystem communication system | |
| US4213176A (en) | System and method for increasing the output data throughput of a computer | |
| US4930065A (en) | Automatic data channels for a computer system | |
| US5553302A (en) | Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data | |
| US4642630A (en) | Method and apparatus for bus contention resolution | |
| US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
| US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
| US5317692A (en) | Method and apparatus for buffer chaining in a communications controller | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US5463752A (en) | Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller | |
| US5481678A (en) | Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers | |
| US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
| US5717949A (en) | System for reading transfer control parameters based on identification codes stored in first and second registers storing destination identification and designated control section identification data | |
| EP0419750A1 (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| JPH01214939A (ja) | シングルチップマイクロコンピュータ | |
| JPS6332298B2 (ja) | ||
| JPS60142768A (ja) | デ−タ転送装置 | |
| US5125079A (en) | Method for controlling the data transmission of a central unit interfacing control circuit and circuit arrangement for the implementation of the method | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| SU860048A1 (ru) | Мультиплексный канал | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| SU693364A1 (ru) | Устройство сопр жени с магистралью | |
| SU690471A1 (ru) | Устройство дл сопр жени периферийных устройств с эвм |