JPS61199300A - 半導体メモリ評価装置 - Google Patents

半導体メモリ評価装置

Info

Publication number
JPS61199300A
JPS61199300A JP60040484A JP4048485A JPS61199300A JP S61199300 A JPS61199300 A JP S61199300A JP 60040484 A JP60040484 A JP 60040484A JP 4048485 A JP4048485 A JP 4048485A JP S61199300 A JPS61199300 A JP S61199300A
Authority
JP
Japan
Prior art keywords
address
memory
column
memory cell
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60040484A
Other languages
English (en)
Inventor
Shigetaka Sueyoshi
重孝 末吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60040484A priority Critical patent/JPS61199300A/ja
Publication of JPS61199300A publication Critical patent/JPS61199300A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体メモリ評価装置に関する。
(従来の技術) ICメモリは、ここ数年高密度化、高速化が進み、従来
の汎用RAMと並行してカスタム的要素の強いメモリが
開発されている。そのような−例としてビデオ静止画用
のメモリがあけられる。
ビデオの静止画はテープを一時停止させ、VTRへ、ド
を同一テープ位置で回転させることによシ、繰り返し映
像信号を得る方法が採用されていた。
しかし、この手法よシもICメモリを使った電子的方法
によれは、コスト的にも信頼性の面でもすぐれたものが
できる。この電子的静止画作成システムを第3図に示す
、VTRテープヘッドからのコンポジ、トピデオ信号が
A/D変換器lへ入力され、ディジタル信号へと変換さ
れる。変換時のサンプリング周波数は、標本比定IMK
のっとって2倍以上必要で、この比が大きいほど、再生
出力信号の入力信号上対する一致率は高くなる。例えは
、カラー放送の2大男式であるNTSC,PALのカラ
ーサブ中ヤリアはそれぞれ3.58MHz 。
4.43MHzであるから、サンプリングの比を3倍に
とるとサンプリング周波数は100NSとなり、入力信
号は100N8毎に刻まれ、A/D変換をうける。変換
後のディジタル信号はビデオメモリ2に連続的に蓄積さ
れる。ビデオメモリ2は一画面分の映像情報を蓄積する
に十分な容量をもつので、いったん、画面情報を格納し
てし1えば、その後、何度となく、同一画像を再生する
ことができる。
ビデオメモリ2のアドレスを繰シ返し順次アクセスする
仁とで常に同一映像信号がビデオメモリ2よシ供給され
続ける仁とKなる。D/A変換器3でこれを再びアナロ
グ信号に変換することによシ、映像信号が再生され、画
面上には静止画像が再現される。なお、コントローラ4
は、VTRヘッドのコントロールクロ、りを生成する。
かかるビデオメモリ2のプロ、り図が第4色に示しであ
る。記憶素子の集合であるメモリセルアレイ5、記憶素
子の行方向の番地を決める行アドレスバッフ76、行デ
コーダ7、列方向の番地を決める列アドレスバッファ8
、列デコーダ9それに書き込み読み出しをコントロール
するブロック(図示せず)によってビデオメモリ2は構
成される。第S図に示した電子的静止画作成システムに
第4図のビデオメモリ2を使用する際の常套手段として
テレビ画面の水平線位置を行アドレスに一致させ、列ア
ドレス数をA/D変換のサンプリング数に対応するよう
に設計が行われる。
人間の視覚では画面の数ドツトの画質の不良は一般的に
瞬時には判断つきKくい。このことはビデオメそりの立
場から見れは、従来のような汎用のRAMのように全ピ
ット良品のみを選別使用しなくても、数ビツト不良のも
のでも使用可能であるということKなる。
従来メモリの評価にはICテスターが使われておシ、最
近のメモリの高性能化に伴い、ICテスターの性能もか
なり進んできているが、このビデオメモリの評価Kti
メモリのビット各の良、不良の情報を記憶させておくメ
モリ、いわゆるビット・マツプ・メモリが必袈となる。
この記憶されたビ、ト・マツプ・メモリの情報を判定し
て良品、不良品の斬新を下している。
(発明が解決しようとする問題点) 上述のようなビット・マツプ・メモリを使用するメモリ
の評価方式ではビット・マツプ・メモリは、評価するビ
デオメモリの集積度に大きく依存し評価するメモリの高
密度化に追従して、その容量を増やしていかなくてはな
らないという問題点がある。
そこで本発明では多量のビット・マツプ用メモリを追加
せずコスト削減した半導体メそり評価装置を提供するも
のである。
(問題点を解決するための手段) 本発明の装置は、M行・N列(M、Nは自然数)のメモ
リセル構成をもつ半導体メモリから読み出された少なく
とも1つの行あるいは列のメモリセルデータと前記メモ
リセルデータの期待値とを前記メモリセルデータ毎に比
較し不一致のときには不一致信号を発生する第1の比較
手段と、前配不一致信号の供給をうけ供給回数を計数し
前記読み出された少なくとも1つの行あるいは列毎にリ
セットされる計数手段と、前記計数手段の計数値と予め
定めた値とを比較し一致したときに一致信号を発生する
第2の比較手段とを含んで構成される。
(実施例) 以下、本発明の実施例について図(2)を参照して説明
する。
評価する半導体メモリとして先に述べたビデオメモリを
例にとる。このビデオメモリの行アドレス、列アドレス
は、それぞれ、テレビ画面の水平線位置、A/D変換の
サンプリング数に対応するから、行アドレスで選択され
たワード線にぶらさがったN個のメモリセルがほとんど
不良であった場合画面の走査線一本が表示されないこと
になり致命的不良となる。そこで、1ワード線毎<7F
良ビ、計数をカウントしそのカウンター数が予め許容限
界として設定した値をこえた場合、この評価サンプルは
不良と判定する。
本発明の一実施例の要部ブロック図を第1図に、また、
その評価フローチャートを第2図に示す。
第1図は従来の評価装置に追加すべき主な回路プロ、り
である。
第3図の半導体メモリ評価装置要部は評価メモリから読
み出されたデータと期待値とが一致するかどうかを比較
する比較器10と、一致がとれなかったとき比較器10
から発生する信号の発生回数をカウントするカウンタ1
1、カウンタIIK刻まれた数値と不良ピット数許容限
界設定値とを比べる比較器12とから構成される。
第2図を参照して第1図の評価動作を説明する。・第2
図中一点鎖線で区切られ■で示した部分フローが評価メ
モリ内に期待値となる初期データを書き込むフロー、■
で示した部分フローが第1図の回路を使い評価メモリ1
ワード線ごとに不良ビ。
計数をチェックし比較するフローである。行と列のアド
レスをttJとし、あるメモリセルのアドレスを(’$
j)で表示するとすれは第4図に示し九MxN個のメモ
リ七には(0,0)、(0,1)、 ・・・−。
(0、N−1) 、 (1、O)、・・・・・・、(1
,N−1)、・・・・・・、(M−1,N−1)と番地
づけされる。
まず部分フロー■でセル(0,0)から(0,N−1)
そして(1,0)から(1,N−1)へと順次(M−1
゜N−1)番地のセルまで全メモリセルに初期データを
誉き込む。そして部分フロー■に入って、(0゜0)の
セルから誉き込まれているデータを読み出し比較器10
によシ期待値データと比較する。データの一致がとれる
とYESフローへ進み列アドレスをインクリメントして
(M−1,N−1)番地まで進み不一致がない場合pa
ss信号を発生して良品と判定し評価を終了する。もし
、途中不一致が生じるとNOフローへ進みカウンター1
1をインクリメントし、比較器12により必ず列アドレ
スがN−1番地までごとにカウンター11の内容を設定
値と比較し、設定値をこえた場合には、ただちにFai
t信号を発生して評価を終了する。カウンタ11は行が
変わる度にクリアされる。
このように、本実施例を用いれば一本のワード線ととに
1その不良ビット数をチェ、りし良品、不良品の判定を
することができる。
本実施例では行毎の良、不良判定を行った場合について
説明したが本発明はこれに限るものでなく列毎の良、不
良判定を行なう場合にも適用できること社明かである。
(発明の効果) 本発明には行または列アドレスごとに、しかもその注目
するアドレス数可変で不良ビットのチェックができ、さ
らに多量のビット・マツプ用メモリ全追加せず、最小限
のコス)Kて評価が行なえるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の要部ブロック図、第2図は
第1図の装置による半導体メモリの評価動作を示すフロ
ーチャート、第3図は半導体メモリを使用した電子的静
止画作成システムのプロ。 り図、第4図は半導体メモリのブロック図である。 1・・・・・・A/D変換器、2・・・・・・ビデオメ
モリ、3・・・・・・D/A変換器、4・・・・・・コ
ントローン、5・・・・・・メモリセルアレイ、6・・
・・・・行アドレスバッファ、7・・・・・・行デコー
ダ、8・・・・・・列アドレスバッファ、9・・・・・
・列デコーダ、10.12・・・・・・比較器、11・
・・・・・カウンタ。 ζン1、 代理人 弁理士  内 原   晋i’ i’、”:工
、0て ・・′

Claims (1)

  1. 【特許請求の範囲】  M行・N列(M、Nは自然数)のメモリセル構成をも
    つ半導体メモリから読み出された少なくとも1つの行あ
    るいは列のメモリセルデータと前記メモリセルデータの
    期待値とを前記メモリセルデータ毎に比較し不一致のと
    きには不一致信号を発生する第1の比較手段と、 前記不一致信号の供給をうけ供給回数を計数し前記読み
    出された少なくとも1つの行あるいは列毎にリセットさ
    れる計数手段と、 前記計数手段の計数値と予め定めた値とを比較し一致し
    たときに一致信号を発生する第2の比較手段とを含むこ
    とを特徴とする半導体メモリ評価装置。
JP60040484A 1985-03-01 1985-03-01 半導体メモリ評価装置 Pending JPS61199300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60040484A JPS61199300A (ja) 1985-03-01 1985-03-01 半導体メモリ評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60040484A JPS61199300A (ja) 1985-03-01 1985-03-01 半導体メモリ評価装置

Publications (1)

Publication Number Publication Date
JPS61199300A true JPS61199300A (ja) 1986-09-03

Family

ID=12581872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040484A Pending JPS61199300A (ja) 1985-03-01 1985-03-01 半導体メモリ評価装置

Country Status (1)

Country Link
JP (1) JPS61199300A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317573A (en) * 1989-08-30 1994-05-31 International Business Machines Corporation Apparatus and method for real time data error capture and compression redundancy analysis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317573A (en) * 1989-08-30 1994-05-31 International Business Machines Corporation Apparatus and method for real time data error capture and compression redundancy analysis

Similar Documents

Publication Publication Date Title
US4558377A (en) Digital television apparatus
DE3750460T2 (de) Halbleiterspeichergerät.
JPH1092195A (ja) メモリ試験装置
US5920579A (en) Digital signal reproduction apparatus
JPH0752599B2 (ja) メモリ障害情報を捕捉し圧縮する装置及び方法
DE3140213A1 (de) Digitale datenbearbeitungsvorrichtung
US4577237A (en) Error correction in digital television signals
US5363382A (en) Fault analysis apparatus for memories having redundancy circuits
WO1991015917A1 (en) Video trigger in a solid state motion analysis system
US4907181A (en) Test and monitoring system for a digital video tape recorder/reproducer
KR100278829B1 (ko) 메모리시험장치용불량해석메모리
DE3729730C2 (de) Vorrichtung zum Verarbeiten digitaler Daten
US5432613A (en) Image data processing apparatus and method for processing image data
JPS61199300A (ja) 半導体メモリ評価装置
US5544240A (en) Image processing apparatus with improved data conversion testing
JPH06119799A (ja) メモリ試験装置
JP2890924B2 (ja) 監視映像記録装置
US5473443A (en) Video memory
JPH0326480B2 (ja)
US5375019A (en) Picture enhancing circuit
JPS6149572A (ja) 映像信号再生装置
JPS6346581A (ja) 半導体記憶装置
JPH04286275A (ja) 静止画像再生装置
JPS63249273A (ja) 画像メモリの良否判定方式
JPS61202574A (ja) 画像デ−タの圧縮および伸張方式