JPS61199367A - Public telephone set - Google Patents

Public telephone set

Info

Publication number
JPS61199367A
JPS61199367A JP3883385A JP3883385A JPS61199367A JP S61199367 A JPS61199367 A JP S61199367A JP 3883385 A JP3883385 A JP 3883385A JP 3883385 A JP3883385 A JP 3883385A JP S61199367 A JPS61199367 A JP S61199367A
Authority
JP
Japan
Prior art keywords
cpu
circuit
hook
counter
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3883385A
Other languages
Japanese (ja)
Other versions
JPH0369472B2 (en
Inventor
Toshiji Kinoshita
木下 利治
Osamu Kai
治 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP3883385A priority Critical patent/JPS61199367A/en
Publication of JPS61199367A publication Critical patent/JPS61199367A/en
Publication of JPH0369472B2 publication Critical patent/JPH0369472B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Prepayment Telephone Systems (AREA)

Abstract

PURPOSE:To detect a fault of a dial sending circuit and a charging signal reaction circuit by providing a counter counting in response to hooking and reset by an output of the charging signal reception circuit and a discriminating means discriminating that the count reaches a prescribed value. CONSTITUTION:When the execution of a program transfers to hooking processing, a CPU 111 restores a GS relay 103 via a restart circuit 102 at first to open a DC loop thereby restoring an exchange. After 1,200ms is elapsed, after the CPU 111 confirms that on-hook is consecutive, the CPU 111 checks whether or not a flag representing the reception of a charging signal in a prescribed area in an RAM of the 1st memory 114 is set and when no flag is set, the count of a check counter of the 2nd memory 112 is incremented by 1. As a result, when the counter reaches '50', the CPU 111 discriminates it as an error, applies alarm sending processing to inform the error to the center and resets the check counter.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はダイヤル送出回路と課金信号受信回路とを備え
た公衆電話機に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a public telephone equipped with a dial sending circuit and a billing signal receiving circuit.

〔従来の技術〕[Conventional technology]

従来この種の公衆電話機における異常を当該電話機自体
が検出する方法としては、 (イ)特開昭55−71348号(特願昭53−145
782号)に示すようにオフフックでのループ閉成で自
己診断を行なって利用者に報知するもの、 (ロ)特開昭58−156259号(特願昭57−38
898号)に示すようにオフフックでのループ閉成で自
己診断を行ない、異常がある時にのみループを再捕捉し
てセンターへ自動ダイヤルして異常内容を通知するもの
、0う 特願昭59−212653号で提案したように
センターからの着信に対して自動応答した時に自己診断
を行ない、異常があれば当該センターへ異常内容を通知
するものがある。
Conventionally, methods for detecting abnormalities in public telephones of this type by the telephone itself are as follows:
782), which performs self-diagnosis by closing the loop off-hook and notifies the user;
As shown in No. 898), self-diagnosis is performed by closing the loop off-hook, and only when there is an abnormality, the loop is re-captured and the center is automatically dialed to notify the details of the abnormality. As proposed in No. 212653, there is a system that performs self-diagnosis when automatically responding to an incoming call from a center, and if there is an abnormality, notifies the center of the abnormality.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、これらいずれの方法も自己診断を利用している
ため、ダイヤル送出回路および課金信号受信回路の故障
についてはチェックできなかった。
However, since all of these methods utilize self-diagnosis, it is not possible to check for failures in the dial sending circuit and billing signal receiving circuit.

〔問題点を解決するための手段〕[Means for solving problems]

このような問題点を解決するために、本発明は、これら
の故障の場合オフフック動作に対して課金信号の受信が
ないままオンフックとなることに着目し、フック操作に
応じて計数動作を行なうとともに課金信号受信回路の出
力だよってリセットされるカウンタと、その計数直が一
定値に達したことを判定する判定手段とを設けたもので
ある。
In order to solve these problems, the present invention focuses on the fact that in the case of these failures, the off-hook operation becomes on-hook without reception of a charge signal, and performs a counting operation according to the hook operation. This system includes a counter that is reset by the output of the billing signal receiving circuit, and a determining means that determines whether the counter has reached a certain value.

〔作用〕[Effect]

上記判定手段の出力があったということはオフフック動
作に対して課金信号が受信されないままオンフックされ
る状態が所定回続いたことであり、したがってこの出力
によって、ダイヤル送出回路および課金信号受信回路の
異常を検出することができる。
The fact that there is an output from the above determination means means that the on-hook state has continued for a predetermined number of times without receiving a billing signal in response to an off-hook operation. can be detected.

〔実施例〕〔Example〕

第1図は本発明を局電源方式の公衆電話機に適用した場
合の一実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment in which the present invention is applied to a central power supply type public telephone.

同図においてLA、LBは局からの線路が接続される線
路端子であり、局からの課金信号はこの両端子間に16
KHzの信号として到来する。Gは接地端子である。ま
た10は通話回路を含む主ユニット、20はハンドセン
ト、30は3X4マトリツクス構成のダイヤルキーを含
むキーボード、40は液晶表示素子などによりクレジッ
ト(未使用硬貨額)等の表示を行なう表示回路、50は
各種センサおよび電磁石(マグネット)を備え、硬貨の
選別・蓄積および収納・返却などを行なう硬貨処理ユニ
ットである。
In the figure, LA and LB are line terminals to which lines from the station are connected, and the charging signal from the station is transmitted between these two terminals.
It arrives as a KHz signal. G is a ground terminal. 10 is a main unit including a telephone call circuit; 20 is a hand cent; 30 is a keyboard including dial keys configured in a 3×4 matrix; 40 is a display circuit for displaying credits (unused coin amount), etc. with a liquid crystal display element; 50 is a coin processing unit equipped with various sensors and electromagnets (magnets) that sorts, accumulates, stores, and returns coins.

ここで、ハンドセント20の操作によりフックスイッチ
101がオフフックを示す出力を送出すると、スタート
回路102がこれに応動してGSリレー103を駆動す
る結果、GSIJレー接点104が閉成し、課金信号受
信回路105、ダイオードブリッジおよびパワーユニッ
ト106を介して通話回路107を線路端子LA、LB
に接続し、線路に対する直流ループを閉成してハンドセ
ット20による通話を可能にする。なお、パワーユニッ
トは、直流ループの閉成に伴って流通する線路電流を利
用して局部電源電圧を発生しGSIJレー接点108の
閉成により各部へシステム用電源電圧E、を供給するが
、オンフック中、つまり上記直流ループの開放中にも、
図中矢印Aで示したループにより図示しない高抵抗を介
して交換機が応動しない程度の電流を流しコンデンサの
充電を行なっており、後述するカウンタ用第2メモリを
構成する可変メモリ(RAM)にバックアンプ用電源電
圧を供給している。ダイオードブリッジは、このパワー
ユニットに供給する線路電流の極性を一定とするだめの
ものである。
Here, when the hook switch 101 sends out an output indicating off-hook due to the operation of the hand center 20, the start circuit 102 responds to this and drives the GS relay 103, which closes the GSIJ relay contact 104 and receives the billing signal. The communication circuit 107 is connected to the line terminals LA and LB via the circuit 105, the diode bridge and the power unit 106.
, and closes a DC loop to the line to enable telephone communication using the handset 20. Note that the power unit generates a local power supply voltage using the line current that flows when the DC loop is closed, and supplies the system power supply voltage E to each part by closing the GSIJ relay contact 108. , that is, even while the DC loop is open,
The loop shown by arrow A in the figure charges the capacitor by flowing current to the extent that the exchange does not respond through a high resistance (not shown), and backs up the capacitor to the variable memory (RAM) that constitutes the second memory for the counter, which will be described later. Supplies the power supply voltage for the amplifier. The diode bridge is used to keep the polarity of the line current supplied to the power unit constant.

また、Qlはダイヤルパルス送出用のトランジスタ、Q
lはダイヤルパルス送出中に通話回路107を短絡する
ためのトランジスタ、さらに109はトーンジェネレー
タで、蓄積硬貨が不足した場合に他促音を通話回路10
7を通じてハンドセント20の受話器に出力し、利用者
に硬貨の追加投入を促すとともに、MFダイヤル方式の
場合などはダイヤル信号をトーン送出回路110を通じ
て電話回線に送出する。このトーンジェネレータ109
14、キーボード30、表示回路40.硬貨処理ユニッ
ト50等と同様、周知のマイクロプロセッサ等のプロセ
ッサユニット(以下CPUと略記する)111によって
、入出力ボート112 、113を介して制御される。
In addition, Ql is a transistor for dial pulse sending, Q
1 is a transistor for short-circuiting the calling circuit 107 while sending dial pulses, and 109 is a tone generator, which generates another tone when the accumulated coins are insufficient.
7 to the handset of the hand cent 20 to prompt the user to insert additional coins, and in the case of the MF dial system, a dial signal is sent to the telephone line through the tone sending circuit 110. This tone generator 109
14, keyboard 30, display circuit 40. Like the coin processing unit 50 and the like, it is controlled via input/output ports 112 and 113 by a processor unit (hereinafter abbreviated as CPU) 111 such as a well-known microprocessor.

なオQsは出力ゲートを構成するトランジスタRは抵抗
である。前述したスタート回路102も、フックスイッ
チ101の出力で直接制御される他、CPU111の制
御も受ける。また114はプログラムその他の固定デー
タを収納した固定メモリ(ROM)および可変メモリ(
RAM)  を含む第1メモリ、115は前記第2メモ
リ、116はこれらCPU111、入出カポ−) 11
2 、113、メモリ114 、115を結ぶパスであ
る。
The transistor R constituting the output gate is a resistor. The aforementioned start circuit 102 is also directly controlled by the output of the hook switch 101, and is also controlled by the CPU 111. In addition, 114 is a fixed memory (ROM) that stores programs and other fixed data, and a variable memory (ROM) that stores programs and other fixed data.
115 is the second memory, 116 is the CPU 111, an input/output capo) 11
2, 113, and memories 114 and 115.

そこで、次にCPU 111による制御動作を説明する
が、以下の説明は本発明の理解に必要な範囲に限り、本
発明の特徴に直接関係しない部分については適宜省略し
である。これは第1図についても同様である。
Therefore, the control operation by the CPU 111 will be explained next, but the following explanation is limited to the scope necessary for understanding the present invention, and parts not directly related to the features of the present invention will be omitted as appropriate. This also applies to FIG.

第2図はCPU111によるメイン処理プログラムを示
すフローチャートである。同図において、前述したよう
にオフフックにより直流ループが閉成され、供給電源電
圧が規定値に達してパワーオンリセットが解除されると
、CPU111はイニシャライズ処理を行なって(ステ
ップ210)RAMの各レジスタや入出力ボートのバッ
ファレジスタ等を初期化する。なおこのステップの最終
段階で割込み許可を行なう。すなわち、本実施例ではこ
のメイン処理プログラムの他に割込み処理プログラムが
存在し、以下、一定のインターバル時間、例えば4m8
ごとにメイン処理が中断されて割込み処理が実行される
。キーボード30からのダイヤルキー人力および受信回
路105からの入力をはじめ各入力のセンスならびに投
入硬貨の選別等の処理は、割込み処理で行なわれる。
FIG. 2 is a flowchart showing the main processing program executed by the CPU 111. In the figure, when the DC loop is closed due to off-hook and the power supply voltage reaches the specified value as described above and the power-on reset is canceled, the CPU 111 performs initialization processing (step 210) and registers in the RAM. Initializes the input/output port buffer registers, etc. Note that interrupts are enabled at the final stage of this step. That is, in this embodiment, there is an interrupt processing program in addition to this main processing program, and the interrupt processing program is executed at a certain interval time, for example, 4m8.
Each time the main processing is interrupted, the interrupt processing is executed. Processing such as sensing of each input including manual dial key input from the keyboard 30 and input from the receiving circuit 105 and selection of inserted coins is performed by interrupt processing.

そこで、メイン処理を説明すると、イニシャライズ後、
CPU111は自己診断処理を行なって(ステップ22
0)硬貨詰まり等の故障の有無をチェックし7、異常が
なければ使用許可処理を行なう(ステップ230)。こ
れにより硬貨(もちろん所定の正貨)投入があればダイ
ヤルが可能となる。次いで、ダイヤル制御処理を行なう
(ステップ240)。
So, to explain the main processing, after initialization,
The CPU 111 performs self-diagnosis processing (step 22).
0) Check for failures such as coin jams 7, and if there are no abnormalities, perform a usage permission process (step 230). This allows dialing if a coin (of course, a specified genuine coin) is inserted. Next, dial control processing is performed (step 240).

これは、第1〜3桁程度のダイヤル番号から特別のダイ
ヤル番号、例えば各種の禁止ダイヤルや無料ダイヤルの
チェックを行なうもので、それぞれメモリ114の所定
エリアにその旨を表示するモードフラグが立てられる。
This is to check special dial numbers from the first to third digit dial numbers, such as various prohibited dials and toll-free dials, and a mode flag is set in a predetermined area of the memory 114 to indicate this. .

次に、硬貨の収納判断処理に移行する(ステップ250
 ) 、これは、課金信号と蓄積硬貨に応じて硬貨収納
の要否、その額等を判断するステップであり、上記無料
モードであれば、もちろん硬貨収納は不要と判断される
。次に、CPU111は−RAM中の所定エリアにアク
セスし、フックフラグが立っていないことを確認した上
で(ステップ260)硬貨の収納処理に移行する(ステ
ップ2TO)。つまり、硬貨処理ユニット50中の所定
の収納マグネットを動作させて対応する収納レバーを動
かし、蓄積軌道から金庫への通路を開ける。これに対し
、オンフック、または何らかの強制切断事由の発生によ
り、例えば前記禁止モードであることによりフックフラ
グが立っていれば、プログラムの実行はステップ270
から直ちにフック処理に移行する(ステップ280)。
Next, the process moves to the coin storage determination process (step 250
), This is a step in which it is determined whether coin storage is necessary, the amount thereof, etc. in accordance with the billing signal and the accumulated coins.In the above-mentioned free mode, of course, it is determined that coin storage is unnecessary. Next, the CPU 111 accesses a predetermined area in the -RAM, and after confirming that the hook flag is not set (step 260), proceeds to coin storage processing (step 2TO). That is, a predetermined storage magnet in the coin processing unit 50 is operated to move a corresponding storage lever, thereby opening a passage from the storage track to the safe. On the other hand, if the hook flag is set due to on-hook or the occurrence of some forced disconnection event, for example, due to the above-mentioned prohibition mode, the program execution proceeds to step 270.
Then, the process immediately shifts to hook processing (step 280).

次に、このフック処理について第3図を用いて説明する
Next, this hook processing will be explained using FIG. 3.

第3図において、プログラムの実行がフック処理に移行
すると、CPU111は、はじめにスタート回路102
を介してGSIJレー103を復旧させ、直流ループを
開放して交換機を復旧させる(2801 )。
In FIG. 3, when the execution of the program shifts to hook processing, the CPU 111 first runs the start circuit 102.
The GSIJ relay 103 is restored via the network, the DC loop is opened, and the exchange is restored (2801).

1200m、経過後(ステップ2802 ) 、CPU
111はオンフックが継続していることを確認した上で
(ステップ2803 ) 、第1メモリ114のRAM
中の所定エリアに課金信号の受信があったことを示すフ
ラグが立っているか否かをチェックしくステップ280
4  )、フラグが立っていなければ第2メモリ115
のチェックカウンタの計数値を「1」加算する(ステッ
プ2805)、その結果、計数値が「50」となった場
合には(ステップ21106 )、CPU111は異常
と判断し、後述するようなアラーム送出処理を行なって
センターへ異常を通報した後(ステップ2807 )、
チェックカウンタをリセットする(ステップ280B 
)、  したがって、通報を受けたセンターでは直ちに
しかるべき処理をとることができる。
After 1200m (step 2802), CPU
111 confirms that on-hook continues (step 2803), and then updates the RAM of the first memory 114.
Step 280: Check whether a flag indicating that a charging signal has been received is set in a predetermined area in the area.
4), if the flag is not set, the second memory 115
1 is added to the count value of the check counter (step 2805), and if the count value becomes 50 (step 21106), the CPU 111 determines that there is an abnormality and sends an alarm as described below. After processing and reporting the abnormality to the center (step 2807),
Reset check counter (step 280B)
), therefore, the center that receives the report can immediately take appropriate action.

その後、オフフックが継続していれば(ステップ280
9 )、CPU111はやがてパワーダウンにより動作
を停止するが、続けてオフフックがあった場合には、直
流ループを閉成してフック処理を終了しくステップ28
10 )、イニシャライズ処理に移行する(ステップ2
10)。
After that, if off-hook continues (step 280
9), the CPU 111 will eventually stop operating due to power down, but if there is a subsequent off-hook, the CPU 111 will close the DC loop and end the hook processing (step 28).
10), move on to initialization processing (step 2)
10).

これに対し、チェックカウンタの計数値が「50」にな
る前に課金信号の受信があれば(ステップ2804 )
、CPU111は直ちにチェックカウンタをリセットす
る(ステップ2811 )。したがって、オフフック後
、課金信号の受信がないままオンフックとなる状態が5
0回連続して生じた場合にのみ、アラームが送出される
。なお、本実施例では上述したように直流ループの開放
状態が1200m、継続した後のオンフック条件でカウ
ントアツプするようにしであるため、単なるフンキング
では計数値は更新されない。
On the other hand, if the billing signal is received before the count value of the check counter reaches "50" (step 2804)
, the CPU 111 immediately resets the check counter (step 2811). Therefore, after going off-hook, there are five cases in which the system goes on-hook without receiving a billing signal.
An alarm will only be sent if it occurs zero times in a row. In this embodiment, as described above, the count is increased under the on-hook condition after the DC loop remains open for 1200 m, so the count value is not updated by mere hooking.

次に、アラーム送出処理について第4図を用いて説明す
る。
Next, the alarm sending process will be explained using FIG. 4.

第4図において、プログラムの実行がアラーム送出処理
に移行すると、CPU111は直流ループを再捕捉しく
ステップ28071 )、ダイヤルトーンが送られてく
る時間として3秒の余裕をみた後(ステップ2g072
 ) 、所定の宛先、つまりセンターへ自動ダイヤルす
る(ステップ28073 )。そして被呼者が応答する
時間として30秒の余裕をみ九後(ステップ28074
 )、所定のアラーム情報を電話回線に送出し、センタ
ーにダイヤル送出回路または課金信号受信回路の異常を
通知する(ステップ28075 )。その後、直流ルー
プを開放しくステップ2807a ) 、 tzoom
a経過するのを待って(ステップ28077)、このア
ラーム送出処理を終了する。
In FIG. 4, when the execution of the program shifts to alarm sending processing, the CPU 111 attempts to re-capture the DC loop (step 28071), and waits for 3 seconds before the dial tone is sent (step 2g072).
), automatically dials a predetermined destination, that is, the center (step 28073). After allowing 30 seconds for the called party to respond (step 28074)
), sends predetermined alarm information to the telephone line, and notifies the center of an abnormality in the dial sending circuit or billing signal receiving circuit (step 28075). After that, the DC loop is opened in step 2807a), tzoom
After waiting for a period of time a to elapse (step 28077), this alarm sending process is ended.

以上、チェックカウンタの計数値が一定の値トなった場
合に、直ちにセンターへ通報する例を説明したが、オン
フック中バンクアップされる第2メモリ115のRAM
中の所定エリアに異常フラグを立てる形でこの異常を記
憶させておき、前述した(イ)〜(ハ)のような自己診
断時にこれをチェックして利用者または(および)セン
ターへ通知するようにしてもよい。
Above, we have explained an example in which the center is immediately notified when the count value of the check counter reaches a certain value.
This abnormality is memorized by setting an abnormality flag in a predetermined area inside the system, and this is checked during self-diagnosis as described in (a) to (c) above and the user or (and) the center is notified. You can also do this.

また、異常検出によって直ちに利用者に故障表示し、オ
ンフック中も次の利用者のために機械的または磁気的に
ラッチング表示するようにしてもよい。
Furthermore, upon detection of an abnormality, a malfunction indication may be immediately displayed to the user, and a mechanical or magnetic latching indication may be displayed for the next user even while on-hook.

さらに、オンフックによるパワーダウン時にチェックカ
ウンタのカウントアツプを行なうようにしたが、オフフ
ックによるパワーオン時に予めカウントアツプしてしま
い、課金信号を受信した時にリセットするようにしても
よい。
Further, although the check counter is incremented when the power is turned down due to on-hook, it may be incremented in advance when power is turned on due to off-hook, and then reset when the billing signal is received.

また、オンフック中もバックアップされるRAMで計数
値を保持するようにしたが、このようなバンクアンプR
AMがない場合には機械式カウンタを利用してもよい。
In addition, the count value is held in the RAM that is backed up even during on-hook, but such a bank amplifier R
If there is no AM, a mechanical counter may be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、フック操作に応
じて計数動作を行なうとともに課金信号受信回路の出力
によってリセットされるカウンタと、その計数値が一定
直に達したことを判定する判定手段とを設けたことによ
り、判定手段の出力によって、従来自己診断ではチェッ
クできなかつたダイヤル送出回路および課金信号受信回
路の異常を検出することが可能となる。
As described above, according to the present invention, there is provided a counter that performs a counting operation in response to a hook operation and is reset by the output of the billing signal receiving circuit, and a determining means that determines whether the counted value has reached a certain value. By providing this, it becomes possible to detect abnormalities in the dial sending circuit and billing signal receiving circuit, which could not be checked by conventional self-diagnosis, from the output of the determining means.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
CPUにおけるメイン処理プログラムの一例を示すフロ
ーチャート、第3図はフック処理プログラムの一例を示
すフローチャート、第4図はアラーム送出処理プログラ
ムの一例を示すフローチャートである。 10・・・・主ユニット、20・・・争ハンドセント、
30・・・魯キーボード、50・・・・硬貨処理ユニッ
ト、101・・Φ・フックスイッチ、102・・・・ス
タート回路、103・・・−GSリレー、104 、1
08−−−−GSリレー接点、105−−・・課金信号
の受信回路、107・・・・通話回路、109−−−−
)−ンジェネレータ、110.・・。 トーン送出回路、111・・・・CPU、114・・・
・第1メモリ、11511・・・カウンタ用第2メモリ
。 第2図
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a flowchart showing an example of a main processing program in the CPU, Fig. 3 is a flowchart showing an example of a hook processing program, and Fig. 4 is an alarm sending process. It is a flowchart which shows an example of a program. 10... Main unit, 20... War hand cent,
30... Lu keyboard, 50... Coin processing unit, 101... Φ hook switch, 102... Start circuit, 103...-GS relay, 104, 1
08---GS relay contact, 105---Charging signal receiving circuit, 107---Telephone call circuit, 109---
)-n generator, 110. .... Tone sending circuit, 111...CPU, 114...
- First memory, 11511...Second memory for counter. Figure 2

Claims (1)

【特許請求の範囲】[Claims] 利用者のダイヤル操作に応じて電話回線にダイヤル信号
を送出するダイヤル送出回路と、電話回線を介して到来
する課金信号を受信する課金信号受信回路とを備えた公
衆電話機において、電話機のフツク操作に応じて計数動
作を行なうとともに課金信号受信回路の出力によつてリ
セツトされるカウンタと、このカウンタの計数値が一定
の値に達したことを判定する判定手段とを設け、この判
定手段の出力によつてダイヤル送出回路および課金信号
受信回路の異常を検出するようにしたことを特徴とする
公衆電話機。
A public telephone equipped with a dial sending circuit that sends a dialing signal to a telephone line in response to a user's dialing operation, and a billing signal receiving circuit that receives a billing signal that arrives via the telephone line. A counter is provided, which performs a counting operation accordingly and is reset by the output of the billing signal receiving circuit, and a determining means for determining whether the counted value of this counter has reached a certain value. A public telephone set that detects abnormalities in a dial sending circuit and a billing signal receiving circuit.
JP3883385A 1985-03-01 1985-03-01 Public telephone set Granted JPS61199367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3883385A JPS61199367A (en) 1985-03-01 1985-03-01 Public telephone set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3883385A JPS61199367A (en) 1985-03-01 1985-03-01 Public telephone set

Publications (2)

Publication Number Publication Date
JPS61199367A true JPS61199367A (en) 1986-09-03
JPH0369472B2 JPH0369472B2 (en) 1991-11-01

Family

ID=12536222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3883385A Granted JPS61199367A (en) 1985-03-01 1985-03-01 Public telephone set

Country Status (1)

Country Link
JP (1) JPS61199367A (en)

Also Published As

Publication number Publication date
JPH0369472B2 (en) 1991-11-01

Similar Documents

Publication Publication Date Title
EP0424994A2 (en) Automatic meter reading system with malfunction protection
JPS6192069A (en) Alarm information transmission system of public telephone
CA1312970C (en) Method and apparatus for electronic payphone open switch interval management
US4599492A (en) Coin-telephone auditor
US5369690A (en) Telephone call detecting circuit and a method of remotely accessing and testing a telephone
US4811386A (en) Called party response detecting apparatus
JPS61199367A (en) Public telephone set
JPS61194959A (en) Dial transmitting system for telephone set
JPS61201557A (en) Public telephone set
JPH0427748B2 (en)
JPH10243122A (en) Communication system and transmitting device and receiving device used for the communication system
CA1121891A (en) Toll fraud detector
JPH0410270B2 (en)
JP3050893B2 (en) Network controller
JPH0369473B2 (en)
JP2556396B2 (en) Public telephone
AU620765B2 (en) Method and apparatus for electronic payphone open switch interval management
JP2684279B2 (en) Public telephone
JPH0137897B2 (en)
JPS6359302B2 (en)
JP3750748B2 (en) Private branch exchange and button telephone equipment
JPH0122788B2 (en)
JPH01234995A (en) Automatic metering instrument
JP3365323B2 (en) Public telephone
JPS63148751A (en) Automatic communication equipment