JPS61208226A - 半導体素子搭載用配線板 - Google Patents

半導体素子搭載用配線板

Info

Publication number
JPS61208226A
JPS61208226A JP60049053A JP4905385A JPS61208226A JP S61208226 A JPS61208226 A JP S61208226A JP 60049053 A JP60049053 A JP 60049053A JP 4905385 A JP4905385 A JP 4905385A JP S61208226 A JPS61208226 A JP S61208226A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
hole
mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60049053A
Other languages
English (en)
Inventor
Hideji Kuwashima
秀次 桑島
Mamoru Kamiyama
上山　守
Naoki Nakano
中野　直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP60049053A priority Critical patent/JPS61208226A/ja
Publication of JPS61208226A publication Critical patent/JPS61208226A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は半導体素子搭載用配線板に関する。
（従来技術とその問題点） 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックよシ少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しておシ実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどでアシ入出力の端子数が多いものはピングリッ
ドアレイ型パッケージ卆なシ前述のセラミックに起因す
る欠点はさけられない。
これらの改良として特願昭５９−１３３９１６号に示す
半導体素子搭載用配線板があるが、しかしとのものは金
属板の露出している部分が少ないため放熱効果が十分で
なく、！！たパッケージ化した場合、気密封止の際の接
着性に問題が生じる。
（発明の目的） 本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
（問題点を解決するための手段） 本発明者らは上記の欠点について徨々検討した結果、半
導体素子搭載用配線板の構造を下記の如く半導体素子を
搭載する部分を除いた部分に導通回路及びビンを挿入固
着するための小貫通孔を形成し、この小貫通孔内に導電
層を形成した基板に大貫通孔を形成し、ついでこの大貫
通孔内に、上面に半導体素子が搭載される平坦部を有し
導通回路及び導電層と絶縁された伝熱板を設け、かつ前
記導電層を貫通して所定のビンを固着した構造としたと
ころ、誘電率が５程度で、耐熱性及び熱伝導率がガラス
エポキシ配線板に比べ高く、高発熱密度の素子も搭載可
能であることが確認された。
また放熱効果も優れ、パッケージ化した場合、気密封止
の際の接着性においても問題が生じないことを確認した
。
本発明は基板に設けられた大貫通孔内に、上面に半導体
素子が搭載される平坦部を有し導通回路及び導電層と絶
縁された伝熱板を設けた半導体素子搭載用配線板に関す
る。
本発明における基板とは、ガラスエポキシ積層板などの
プリント配線板材料の半導体素子を搭載する部分を除い
た部分に導通回路及び小貫通孔を形成し、かつ小貫通孔
内に導電層を形成したものを示す。
本発明において使用される伝熱板は、銅、アルミニウム
など熱伝導性に優れたものが好ましいが。
搭載する半導体素子の大きさによシ、熱膨張係数の不一
致に起因する不都合が発生する場合にはコバール、４２
合金など半導体素子と熱膨張係数が近似する金属材料を
使用することが好ましい。またその伝熱板の厚さは特に
制限はないが、放熱の効果を考慮して０．５　ｍｍ以下
のものを用いることが好ましく：、０．１２５〜０．２
５　ｍｍのものを用いるとさらに好ましい。また大きさ
については、基板よシ大きいものを用いれば放熱性に優
れるので好ましい。
本発明において大貫通孔内に伝熱板を設けるには伝熱板
に突起を形成し、この突起を大貫通孔内に挿入すること
が好ましい。突起の形状は上面が平坦であれば特に制限
はなく、その突起の形成箇所は伝熱板のほぼ中央部とす
ることが好ましい。
なお平坦度はその上面に半導体素子が実装できる程度の
平坦度が必要である。突起を形成する手段は特に制限は
ないが２例えば金属を用いた絞シ加工が伝熱板と半導体
素子接合の信頼性及び生産性について優れるので好まし
い。また絞シ加工によれば次のような利点がある。
本発明のような半導体素子搭載用配線板はビンを多数取
付けるためビンにかかった歪によって配線板がわずかに
変形する場合がある。例えば１０閣当ｆｉｌＯμｍ程度
の反シが起とシうる。ところが２例えば半田バンプで半
導体素子を配線板表面に接合させる方法で半導体素子を
ディス）　ＩＪビュージョン配線板、マザーチップ等に
接合させたものは、２〜３μｍの歪によって半田接合部
の破断が発生する。したがって伝熱板のほぼ中央部に形
成する突起部分の変形は極力避けなければならない。絞
シ加工で突起部分を加工した場合は９周辺部が変形して
も突起部分の表面の変形は殆んど起こらない。
基板の素材としては１紙、ガラス繊維からなる織布、不
織布などにエポキシ、フェノール等の樹脂組成物を含浸
、積層成形硬化せしめ九紙エポキシ積層板２紙フェノー
ル積層板、ガラスエポキシ積層板等のプリント配線板材
料が用途忙応じて使用される。
基板の裏面と伝熱板との固着は樹脂を用いて固着するこ
とが好ましい。適用される樹脂としてはエポキシ樹脂、
ポリイミド樹脂等の熱硬化性樹脂。
耐熱性熱可塑性樹脂などが用途、使用条件において選択
され用いられる。
もし基板の裏面側の大貫通孔と最も内側に配列されたビ
ンとの距離が十分にある場合には、大貫通孔をとシ囲む
銅パターンを導通回路と接触しないようにして設け、と
の銅パターンと伝熱板とを半田等のろう材を介してろう
接合してもよい。この場合銅パターンの幅は０．５〜２
閣あれば十分である。また必要に応じて銅パターンのろ
う付けと。
接着剤による接合とを併用しても差しつかえない。
伝熱板の固着する箇所は、突起部分で固着してもよく、
突起以外の部分で固着してもよく、また突起部分と他の
部分とを併用して固着してもよい。
本発明になる半導体素子搭載用配線板をマザーボードな
どのプリント配線板に搭載して用いる場合、小貫通孔に
形成した導電層を貫通してピンを挿入固着し、かつ裏面
にビンの一部を突出させればプリント配線板と半導体素
子搭載用配線板の裏面との間に隙間ができ、放熱性に優
れるので好ましい。またピンは、信号接続ビンとして用
いることもアシ、特殊な材質は必要とせずコバール、４
２合金、５２合金等が用いられ、その長さは挿入して固
定する基板よシ突出させるため基板よシ長いものを用い
ることが好ましく、突出長さはｌａｎ以上あることが好
ましい。このビンは導電層を貫通して挿入固着されるた
め伝熱板とは絶縁された状態となる。
導通回路および導電層を形成する材料としては。
特に限定するものではないが２価格、熱伝導性などの点
で銅を用いることが好ましい。導通回路および導電層は
２例えば基板の表面に銅箔を張シ合わせたり、めっき処
理などの手段で形成する。
さらに本発明では必要に応じ小貫通孔の端面の周辺にラ
ンドが形成される。ランドを形成する場合は、伝熱板と
電気的に接しないように伝熱板とは０．０５ａｏｎ以上
のクリアリンスを設けなければならないが２位置ずれな
どを考慮して０．２〜０．３　Ｍｍの幅にクリアリンス
を設ければ伝熱板との接触を防止することができる。
上記の他に本発明では伝熱板の突起部分の裏面に必要に
応じて放熱用スタンド、フィン等が取りつけられる。
（実施例） 以下実施例により本発明を説明する。
実施例１ 寸法３０．Ｘ３０ｍｍで厚さ１．０　ｍｍのガラス不織
布コンポジット積層板（新神戸電機製、商品名ＯＥＭ−
３）の片面に厚さ１８μｍの銅箔を張シ合わせ。
ついでその中央部（寸法８　Ｘ　８　ｍｍ　）を除いた
部分にＺ５４ｍｍ間隔で超硬ドリルで直径０．６　ｍｍ
の小貫通孔を７２個設けた。この後エツチド７オイル法
により両表面と小貫通孔内ＫＩＯ±２μｍの厚さに銅め
つきを施し、小貫通孔内に導電層を形成し。
ついで表面にレジスト膜の形成、エツチング、レジスト
膜の剥離を行ない上面に所定の導通回路。
中央部の端から１閣に位置にワイヤーポンディング部内
側端部を中央部の端から２．．５ｍの位置にその外側端
部を形成した。積層板の下面に、小貫通孔の外周にエツ
チングによ９幅０．３　ｎｕｎのランドを形成して導通
回路、導電層及びランドを導通させた基板を得た。
次に上記基板の中央部を金型で８Ｘ８ｍｍ寸法に打ち抜
いて大貫通孔を形成した。
一方２寸法３０Ｘ３０ｍｍで厚さ０．２５　ｍｍの４２
合金板の中央部に高さ０．４ｍｍ、加工部の曲率半径が
０．５　ｍｍ　Ｒで寸法７×７−の突起を絞シ加工で形
成した。ついで基板に固着した場合、基板に設けた小貫
通孔と対応する位置に直径１．６−の孔を打ち抜いて伝
熱板を得た。この後ワット浴で伝熱板の表面にニッケル
めっきを２μｍの厚さに施した。
次に伝熱板の突起を前記基板の大貫通孔内に挿入し、他
の部分がランドと接触しないように伝熱板と基板とを液
状のシリコーンゴム（信越化学工業製、商品名ＫＥ４５
Ｗ）で接着した。なお液状のシリコーンゴムは絞シ加工
した中央部の上面を除き、基板裏面と接着する面上に０
．２±０．１　ｍの厚さに塗布した。ついで小貫通孔に
直径が０．５８■で一方の端部をくぎの顆状に加工した
長さ６閣の５２合金のネールへラドビンを挿入し、他の
一方の端部（端子）を下面に露出させた後Ｓｎ：Ｐｂ＝
６０：４０の半田によりネールへラドビンを固着して半
導体素子搭載用配線板を得た。
一方２寸法が６．５　Ｘ　６．５　ｍで厚さが０．２５
ｏｎのシリコン単結晶の片面に所望の配線パターンを形
成したマザーチップを得た。次にこのマザーチップ上に
寸法が３Ｘ４−の半導体素子を搭載し、双方をＳｎ　：
ｐｂ　＝５　：　９５半田で接合して複合半導体素子を
得た。この後複合半導体素子を伝熱板の突起上に前記と
同じ液状のシリコーンゴムを用いて接着し丸。ついでマ
ザーチップ上及び前記の半導体素子搭載用配線板上のワ
イヤーボンデイング端部間を直径が３８μｍの珪素を１
重ｉチ含むアルミニウムワイヤーを用い超音波接合した
。この後誘電率及び熱伝導率を測定したところ、誘電率
は５，１でガラスエポキシ配線板とほぼ同一で、半導体
素子を搭載した部分の熱伝導率は０．０４ｃａｌ／　ｃ
ｍ・秒・℃で半導体素子から発生する熱を下面及び側面
に放熱することができた。なお誘電率及び熱伝導率の測
定はＪＩＳ　　Ｃ２１４１に準じて行なった。
また半導体素子搭載用配線板から露出した７２本のネー
ルへラドピンを無負荷挿入用ソケットに挿入後レバーを
操作してネールヘッドピンをソケット内ではさみ込んで
固定した。ネールへラドピンをはさみ込んだときネール
へラドピンに歪が発生するが、このネールへラドビンを
はさみ込む操作を１００回繰シ返し行なってもマザーチ
ップと半導体素子とを接合している半田には亀裂などの
破断は発生しなかった。
実施例２ 伝熱板の材料として厚さ０．２５４ｓｎのコバール板を
用いた以外は実施例１と同様の方法及び工程を経て半導
体素子搭載用配線板を得た。
以下実施例１と同様の方法で複合半導体素子を伝熱板の
突起上に接着し、またワイヤーボンディング間をアルミ
ニウムワイヤーを用いて超音波接合した。この後実施例
１と同様の方法で誘電率及び熱伝導率を測定したところ
、誘電率は５．２でガラスエポキシ配線板とほぼ同一で
、半導体素子を搭載した部分の熱伝導率は０．０５　ｃ
ａｌ／ｃｍ・秒・℃で半導体素子から発生する熱を下面
及び側面に放熱することができた。
また実施例１と同様の方法でネールへラドピンに歪を１
００回繰シ返し加えてもマザーチップと半導体素子とを
接合している半田には亀裂などの破断は発生しなかった
。
比較例１ 外径寸法３０Ｘ３０柵で厚さ０．２５　［Ｏｎの４２合
金板を用い中央部に突起を形成せず、基板に固着した場
合、基板に設けた小貫通孔と対応する位置に直径１．６
　ｍｍの孔を打ち抜いて伝熱板を得、大貫通孔内へ挿入
工程を除いた以外は実施例１と同様の方法及び工程を経
て半導体素子搭載用配線板を得た。
以下複合半導体素子を実施例１と同じ液状のシリコンゴ
ムを用いて基板の大貫通孔の底部に露出している部分に
接着し、実施例１と同様の方法でワイヤーボンディング
間をアルミニウムワイヤーを用いて超音波接合した。こ
の後実施例１と同様の方法で誘電率及び熱伝導率を測定
したところ。
誘電率は５．２でガラスエポキシ配線板とほぼ同一で、
半導体素子を搭載した部分の熱伝導率は０．０４ｃ　ａ
　ｌ　／ａｍ・秒・℃で半導体素子から発生する熱を下
面及び側面に放熱することができた。しかし実施例１と
同様の方法でネールへラドビンに歪を繰シ返し加えたと
ころ４回縁シ返しただけでマザーチップと半導体素子と
を接合している半田に亀裂が入シ電気的な導通が確保で
きなかった。
（発明の効果） 本発明になる半導体素子搭載用配線板は、誘電率、熱伝
導率及び放熱効果に優れ、パッケージ化した場合、気密
封止の際の接着性においても問題がないなどの効果を奏
する半導体素子搭載用配線板である。
手続補正書（自発） 昭和　６０年１１月１４日 １、事件の表示 昭和６０年特許願第４９０５３号 ２、発明の名称 半導体素子搭載用配線板 ３、補正をする者 ＄外との関係　　　　特許出願人 名　称　（４４５１日立化成工業株式会社別紙 明　　　　細　　　　書 １、発明の名称 半導体素子搭載用配線板 ２、特許請求の範囲 １、基板に設けられた大貫通孔内に、上面に半導体素子
が搭載される平坦部を有し、導通回路及び導電層と絶縁
された伝熱板を設けた半導体素子搭載用配線板。
＆　発明の詳細な説明 （発明の属する技術分野） 本発明は半導体素子搭載用配線板に関する。
（従来技術とその問題点） 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的忙使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しておシ実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであり入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
これらの改良として特願昭５９−１３３９１６号に示す
半導体素子搭載用配線板があるが、しかしこのものは金
属板の露出している部分が少ないため放熱効果が十分で
なく、またパッケージ化した場合、気密封止の際の接着
性に問題が生じる。
（発明の目的） 本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
（問題点を解決するための手段） 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く半導体素子を
搭載する部分を除いた部分に導通回路及びピンを挿入固
着するための小貫通孔を形成し、この小賞通孔内に導電
層を形成した基板に大貫通孔を形成し、ついでこの大貫
通孔内に、上面に半導体素子が搭載される平坦部を有し
導通回路及び導電層と絶縁された伝熱板を設けた構造と
したところ、誘電率が５程度で、耐熱性及び熱伝導率が
ガラスエポキシ配線板に比べ高く、高発熱密度の素子も
搭載可能であることが確認された。
また放熱効果も優れ、パッケージ化した場合、気密封止
の際の接着性においても問題が生じないことを確認した
。
本発明は基板に設けられた大賞通孔内圧、上面に半導体
素子が搭載される平坦部を有し導通回路及び導電層と絶
縁された伝熱板を設けた半導体素子搭載用配線板に関す
る。
本発明における基板とは、ガラスエポキシ積層板などの
プリント配線板材料の半導体素子を搭載する部分を除い
た部分に導通回路及び小貫通孔を形成し、かつ小貫通孔
内に導電層を形成したものを示す。
本発明において使用される伝熱板は、銅、アルミニウム
など熱伝導性に優れたものが好ましいが。
搭載する半導体素子の大きさによシ、熱膨張係数−の不
一致に起因する不都合が発生する場合にはコバール、４
２合金など半導体素子と熱膨張係数が近似する金属材料
を使用することが好ましい。またその伝熱板の厚さは特
に制限はないが、放熱の効果を考慮して０．５　ｔｔｍ
以下のものを用いることが好ましく、　　０．１２５〜
０．２５ｍｍのものを用いるとさらに好ましい。また大
きさについては、基板よシ大きいものを用いれば放熱性
に優れるので好ましい。
本発明において大貫通孔内に伝熱板を設けるには伝熱板
に突起を形成し、この突起を大貫通孔内に挿入すること
が好ましい。突起の形状は上面が平坦であれば特に制限
はなく、その突起の形成箇所は伝熱板のほぼ中央部とす
ることが好ましい。
なお平坦度はその上面に半導体素子が実装できる程度の
平坦度が必要である。突起を形成する手段は特に制限は
ないが１例えば金型を用いた絞シ加工が伝熱板と半導体
素子接合の信頼性及び生産性について優れるので好まし
い。また絞り加工によれば次のような利点がある。
本発明のような半導体素子搭載用配線板はピンを多数取
付けるためピンにかかった歪によって配線板がわずかに
変形する場合がある。例えば１゜に接合させる方法で半
導体素子をディストリビューション配線板、マザーチッ
プ等に接合させたものは、２〜３μｍの歪によって半田
接合部の破断が発生する。したがって伝熱板のほぼ中央
部に形成する突起部分の変形は極力避けなければならな
い。絞シ加工で突起部分を加工した場合は２周辺部が変
形しても突起部分の表面の変形は殆んど起こらない。
基板の素材としては２紙、ガラス繊維からなる織布、不
織布などにエポキシ、フェノール等の樹脂組成物を含浸
、積層成形硬化せしめた紙エポキシ積層板２紙フェノー
ル積層板、ガラスエポキシ積層板等のプリント配線板材
料が用途に応じて使用される。
基板の裏面と伝熱板との固着は樹脂を用いて固着するこ
とが好ましい。適用される樹脂としてはエポキシ樹脂、
ポリイミド樹脂等の熱硬化性樹脂。
耐熱性熱可皇性樹脂などが用途、使用条件におｈて選択
され用いられる。
もし基板の裏面側の大貫通孔と最も内側に配列されたピ
ンとの距離が十分にある場合には、大貫通孔をとシ囲む
銅パターンを導通回路と接触しないようにして設け、と
の銅パターンと伝熱板とを半田等のろう材を介してろう
接合してもよい。この場合鋼パターンの幅は０．５〜２
ｍｍあれば十分である。ま喪心ｌ！に応じて銅パターン
のろう付けと。
接着剤による接合とを併用しても差しつかえない。
伝熱板の固着する箇所は、突起部分で固着してもよく、
突起以外の部分で固着してもよく、また突起部分と他の
部分とを併用して固着してもよい。
本発明になる半導体素子搭載用配線板をマザーボードな
どのプリント配線板に搭載して用いる場合、小貫通孔に
形成した導電層を貫通してピンを挿入固着し、かつ裏面
にピンの一部を突出させればプリント配線板と半導体素
子搭載用配線板の裏面との間に隙間ができ、放熱性に優
れるので好ましい。またピンは、信号接続ビンとして用
いることもあプ、特殊な材質は必要とせずコバール、４
２合金、５２合金等が用いられ、その長さは挿入して固
定する基板よシ突出させるため基板よシ長いものを用い
ることが好ましく、突出長さは１■以上あることが好ま
しい。このピンは導電層を貫通して挿入固着されるため
伝熱板とは絶縁された状態となる。
導通回路および導電層を形成する材料としては。
特に限定するものではないが１価格、熱伝導性などの点
で銅を用いることが好ましい。導通回路および導電層は
２例えば基板の表面に銅箔を張シ合わせたシ、めっき処
理などの手段で形成する。
さらに本発明では必要に応じ不貫通孔の端面の周辺にラ
ンドが形成される。ランドを形成する場合は、伝熱板と
電気的に接しないように伝熱板とは０．０５ａｎｎ以上
のクリアランスを設けなければならないが１位置ずれな
どを考慮して０．２〜０．３ｍの幅にクリアランスを設
ければ伝熱板との接触を防止することができる。
上記の他に本発明では伝熱板の突起部分の裏面に必要に
応じて放熱用スタッド、フィン等が取りつけられる。
（実施例） 以下実施例によυ本発明を説明する。
実施例１ 寸法３０Ｘ３０ｍｍで厚さ１．０胴のガラス不織布コン
ポジット積層板（新神戸電機製、商品名ＯＥＭ両 −３）の数面に厚さ１８μｍの銅箔を張り合わせ。
ついで第１図に示すようにその中央部（寸法８×８ｍ）
１５を除いた部分に１５４ｍｍ間隔で超硬ドリルで直径
０．６印の小貫通孔１を７２個設けた。
この後エツチドフォイル法により前記積層板の両表面と
小貫通孔１内に１０上２μｍの厚さに銅めつきを施し、
小貫通孔１内に導電層２を形成し。
ついで表面にレジスト膜の形成、エツチング、レジスト
膜の剥離を行ない上面に所定の導通回路３゜の 中央部の端から１ｍｍ［位置にワイヤーボンディング部
内側端部１３をさらに中央部の端から２．．５Ｉｍｎの
位置にワイヤーボンディング部外側端部１４を形成した
。ついで積層板下面の小貫通孔１の外周にエツチングに
よシ幅０．３　ｃｍのランド４を形成して導通回路３．
導電層２及びランド４を導通させた基板５１に得た。
次に上記基板５の中央部を金型で８×８ｍｍ寸法に打ち
抜いて第２図に示すような大貫通孔６を形成した。
一方２寸法３０×３０閣で厚さ０．２５閣の４２合金板
の中央部に高さ０．４ａｉｎ、加工部の曲率半径が０．
５ｗＲで寸法７×７園の突起を絞シ加工で形成した。つ
いで基板５に固着した場合、基板５に設けた小貫通孔１
と対応する位置に直径１．６　ｍの孔を打ち抜いて伝熱
板を得た。この後ワット浴で伝熱板の表面にニッケルめ
っきを２μｍの厚さに施した。
次に第２図に示すように伝熱板７の突起８を前記基板５
の大貫通孔６内に挿入し、他の部分がランド４と接触し
ないように伝熱板７と基板５とを液状のシリコーンゴム
（信越化学工業製、商品名ＫＢ４５Ｗ）で接着して半導
体素子搭載用配線板を得た。なお液状のシリコーンゴム
は絞シ加工した中央部の上面を除き、基板裏面と接着す
る面上に０．２±０．１　ａｎｎの厚さに塗布した。つ
いで小貫通孔１内に直径が０．５８ｍｍで一方の端部を
くぎの顆状に加工した長さ６■の５２合金のネールへラ
ドピン９を挿入し、他の一方の端部（端子）を下面に露
出させたＳｎ二Ｐｂ＝６０：４０の半田によシネールへ
ラドビン９を固着した。
一方２寸法が６．５　Ｘ　６．５　ｍｍで厚さが０．２
５ｍａ＋のシリコン単結晶の片面に所望の配線パターン
を形成したマザーチップを得た。次に第３図に示すよう
にこのマザーチップ１０上に寸法が３×４−の後複合半
導体素子を伝熱板７の突起８上に前記と同じ液状のシリ
コーンゴムを用いて接着した。ついでブザーチップ１０
上及び前記の小貫通孔１内にネールヘッドピン９を固着
した半導体素子搭載用配線板上のワイヤーボンディング
端部間を直径が３８μｍの珪素を１重量％含むアルミニ
ウムワイヤー１２を用い超音波接合した。この後誘電率
及び熱伝導率を測定したところ、誘電率は５．１でガラ
スエポキシ配線板とほぼ同一で、半導体素子を搭載した
部分の熱伝導率は０．０４　ｃａｌ　／ｃｍ・秒・℃で
半導体素子から発生する熱を下面及び側面に放熱するこ
とができた。なお誘電率及び熱伝導率の測定はＪＩＳ　
　Ｃ２１４１に準じて行々つた。
また半導体素子搭載用配線板から露出した７２本のネー
ルヘッドピア９′ｆｔ無負荷挿入用ソケツト（図示せず
）に挿入後レバーを操作してネールへラドピン９をソケ
ット内ではさみ込んで固定しえ。
ネールへラドビン９をはさみ込んだときネールへラドビ
ン９に歪が発生するが、このネールヘッドピン９をはさ
み込む操作を１００回繰シ返し行なった。
実施例２ 伝熱板の材料として厚さ０．２５４ｎｏのコバール板を
用いた以外は実施例１と同様の方法及び工程を経て半導
体素子搭載用配線板を得た。
以下実施例１と同様の方法で小貫通孔内にネールへラド
ビンを固着し、さらに複合半導体素子を伝熱板の突起上
に接着し、またワイヤーボンディング間をアルミニウム
ワイヤーを用いて超音波接合した。この後実施例１と同
様の方法で誘電率及び熱伝導率を測定したところ、誘電
率は５．２でガラスエポキシ配線板とほぼ同一で、半導
体素子を搭載した部分の熱伝導率は０．０５　ｃａｌ／
　ｃｍ・秒・℃で半導体素子から発生する熱を下面及び
側面に放熱することができた。
また実施例１と同様の方法でネールヘッドピンに歪を１
００回繰シ返し加えてもマザーチップと硅 半導体素子とを接合している半田、には亀裂などの破断
は発生しなかった。
比較例１ 外径寸法３０Ｘ３０ｍｍで厚さ０．２５　ｍｍの４２合
金板を用い中央部圧突起を形成せず、基板に固着した場
合、基板に設けた小貫通孔と対応する位置に直径１．６
　ｔｒｒｍの孔を打ち抜いて伝熱板を得、大貫通孔内へ
挿入工程を除いた以外は実施例１と同様の方法及び工程
を経て半導体素子搭載用配線板を得た。
以下小貫通孔内にネールへラドピンを固着し。
さらに複合半導体素子を実施例１と同じ液状のシリコン
ゴムを用いて基板の大貫通孔の底部に露出している部分
に接着し、実施例１と同様の方法でワイヤーボンディン
グ間をアルミニウムワイヤーを用いて超音波接合した。
この後実施例１と同様の方法で誘電率及び熱伝導率を測
定したところ。
誘電率は５．２でガラスエポキシ配線板とほぼ同一で、
半導体素子を搭載した部分の熱伝導率は０，０４Ｃａｌ
　／　ｃｎｉ・秒・℃で半導体素子力〜ら発生する熱を
下面及び側面に放熱することができた。しかし実施例１
と同様の方法でネールへラドビンに歪を繰シ返し加えた
ところ４回繰り返しただけでマザー紘 チップと半導体素子とを接合している半田だ亀裂が入シ
電気的な導通が確保できなかった。
（発明の効果） 本発明になる半導体素子搭載用配線板は、誘電率、熱伝
導率及び放熱効果に優れ、パッケージ化した場合、気密
封止の際の接着性においても問題がないなどの効果を奏
する半導体素子搭載用配線板である。
【図面の簡単な説明】
第１図及び第２図は本発明の実施例における半導体素子
搭載用配線板の製造作業状態を示す断面図、第３図は本
発明の実施例になる半導体素子搭載用配線板の伝熱板の
突起上に複合半導体素子を接着し、マザーチップ上とワ
イヤーボンディング端部間をアルミニウムワイヤーで接
合した状態を示す断面図である。 符号の説明 １・・・小貫通孔　　　　２・・・導電層３・・・導通
回路　　　　４・・・ジンド５・・・基板　　　　　　
６・・・大貫通孔７・・・伝熱板　　　　　８・・・突
起９・・・ネールへラドピン１０・・・マザーチップ１
１・・・半導体素子　　　１２・・・アルミニウムワイ
ヤー１３・・・ワイヤーボンディング部内側端部１４・
・・ワイヤーボンディング部外側端部１５・・・中央部

Claims (1)

    【特許請求の範囲】
  1. １、基板に設けられた大貫通孔内に、上面に半導体素子
    が搭載される平坦部を有し、導通回路及び導電層と絶縁
    された伝熱板を設けた半導体素子搭載用配線板。
JP60049053A 1985-03-12 1985-03-12 半導体素子搭載用配線板 Pending JPS61208226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60049053A JPS61208226A (ja) 1985-03-12 1985-03-12 半導体素子搭載用配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60049053A JPS61208226A (ja) 1985-03-12 1985-03-12 半導体素子搭載用配線板

Publications (1)

Publication Number Publication Date
JPS61208226A true JPS61208226A (ja) 1986-09-16

Family

ID=12820336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60049053A Pending JPS61208226A (ja) 1985-03-12 1985-03-12 半導体素子搭載用配線板

Country Status (1)

Country Link
JP (1) JPS61208226A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809280A1 (fr) * 2000-05-17 2001-11-23 Valeo Electronique Circuit electronique a dissipateur de chaleur de mise en place aisee et a surface d'echange etendue

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809280A1 (fr) * 2000-05-17 2001-11-23 Valeo Electronique Circuit electronique a dissipateur de chaleur de mise en place aisee et a surface d'echange etendue

Similar Documents

Publication Publication Date Title
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
US5943212A (en) Ceramic circuit board and semiconductor device using same
JPH03195053A (ja) インバータ装置
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JPS61208226A (ja) 半導体素子搭載用配線板
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
JP2841945B2 (ja) 半導体装置
JPS62214645A (ja) 半導体装置
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JPH0243345B2 (ja)
JP2532400Y2 (ja) ハイブリットｉｃ
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JPS62221136A (ja) 半導体素子搭載用配線板
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH09102565A (ja) 半導体パッケージ
JPH0936271A (ja) 半導体パッケージ
JPS6317547A (ja) 半導体装置
JP3378680B2 (ja) 半導体パッケージ
JP2686156B2 (ja) 熱放散型半導体パッケージ
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPS62264646A (ja) 半導体装置
JPS62242340A (ja) 半導体素子搭載用配線板
JP2000252376A (ja) 集積回路チップ搭載基板ユニットフレーム