JPS6120984A - デイジタル関数のスム−ジング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ディジタル関数発生器の表示装置において
、ディ・ゾタル固有の分解能による′刻みの荒さによる
線分の「鋸状」の「ぎざぎざ」を平滑化するディジタル
関数発生器のスムージング装置に関する。

〔発明の技術的背景とその問題点〕

ディジタル関数発生による線分の平滑化を行うため、今
までも種々な方法が考えられた。まず第１はディジタル
表示の画素数をできるだけ増して、表示する最小分解能
を小さくする方法である。この方法では、視感覚による
荒さがなくなるが、ハードウェア上の制約が伴い、希望
の分解能まで増すことは不可能である。

また、ランダム走査形の表示装置においては、関数発生
の出力をいくつかの遅延素子に供給してそれぞれの遅延
出力を加算することによシ、表示画面上の分解能をあげ
、ディジタル関数発生の荒さを補閲す、る方式がある。

しかしながら、ラスク走査方式の図形表示装置では、Ｙ
軸（またはＸ軸）方向において分解能が表示装置のラス
ク本数により制限されるため、この方式の適用には限界
がある。

〔発明の目的〕

この発明は、上記従来の欠点を除去するためになされた
もので、ラスク走査形の図形表示装置において、搬用形
の分解能（５１２Ｘ５１２程度）をもつ表示装置の直線
の線分画像がアナログで発生する直線の線分画像と同じ
になるようにし、しかも一般的なラスク走査形のインタ
レース走査におけるフィールドのちらつきも防ぐ役目を
する、ツインビーム方式のディジタル関数発生器のスム
ージング装置を提供することを目的とする。

〔発明の概要〕

この発明のディジタル関数のスムージング装置は、関数
の始点、終点を表わす入力データに基づき所定の関数信
号を発生する関数発生器と、この関数発生器から出力さ
れる関数信号の始点値と終点値からｘ−ｙ座標における
勾配を求めこの勾配が所定値よシ大か小かによシ階調の
補正方向を決定してこの補正方向に対応したアドレス信
号を出力する階調補正部と、階調補正値が記憶され前記
階調補正部からのアドレス信号によシ所定の補正値が読
み出される階調補正記憶器と、前記補正方向に対応して
前記関数発生器からのＸ軸座標信号またはＹ軸座標信号
を１ビツトずつ増加しアドレス信号として出力する補正
演算部と、この補正演算部からの出力信号に対応したア
ドレスに前記階調補正記憶器から読み出された補正値を
記憶する記憶器とを設け、この記憶器で記憶された補正
値を輝度信号として表示装置に供給するようにしたもの
である。

〔発明の実施例〕

以下、この発明のディジタル関数発生器のスムージング
装置の実施例について図面に基づき説明する。第１図は
その一実施例の構成を示すブロック図である。この第１
図において、入力データＩＤは計算機などの外部機器か
らのディジタルデータである。この入力データＩＤには
関数の種別、関数の始点、終点位置などを示すデータが
含まれる。

この入力データＩＤは、入カパッファレジスタノに蓄え
られた後、関数発生器２に転送される。関数発生器２は
、入力データＩＤから始点。

終点などのデータおよび関数の種別を示す直線。

円などの記号のデータに基づき所定の関数信号を発生す
る。この関数発生器２の出力は階調補正部３００、アド
レスレジスタ４、補正演算部５００１書き込み用アドレ
スレジスタ６に供給される。

上記階調補正部３００の構成が第３図にブロック図で示
されている。この第３図に示すように、関数発生器２か
らの始点値データが始点値レジスタ３０１に蓄えられ、
関数の終点値データが終点値レジスタ３０２に蓄えられ
る。

この始点値レジスタ３０１と終点値レジスタ３θ２の出
力はＸ座標減算部３０３とＹ座標減算部３ρ４に送出さ
れる。Ｘ座標減算部３０３とＹ座標減算部３０４の出力
は割算部３０５に送出され割算処理されてＸ／Ｙの傾き
が求められる。

割算部３０５の出力は、補正演算部５００に送出される
とともに、比較部３０６　、ＳＯＢおよび割算部３０２
に送出される。この階調補正部３００は、表示装置１１
の階調能力視感度を考慮して、１６階階調度の階調補正
を行うようにしている。したがって、比較部３０６では
、演算部３０５の出力Ｘ／Ｙ　＝　Ｃについて、ル乍≧
１６゜Ｘ／Ｙ（１６、Ｘ／Ｙ＝１６の３通りの比較を行
う。

比較部３０６の比較結果のうちＸ／Ｙ≧１６を示す信号
がゲート３０９を通して、ＯＲダート３１０に出力され
る。比較結果のうちＸ／Ｙ（１６を示す信号は、ゲート
３１１を通してＯＲゲート３１０に出力される。さらに
、比較結果のうちＸ／Ｙ　＝　１６を示す信号が１６ビ
ットクロツク発生部３１２に出力される。

この１６ビツトクロツク発生部３１２．ダート３０９．
３１１の各出力は、ＯＲダート、１゜を通してアドレス
レジスタ４に送出される。アドレスレジスタ４の出力は
第１図に示した階調補正メモ’Ｉ）ｖＫ所壷の階調補正
値を選択するアドレスとして供給される。

また、割算部３０７は、割算部３０５の割算結果Ｘ／Ｙ
＝Ｃにより、１６／ｃの割算を行い、その出力をダート
３１３．３１４に送出する。

比較部３０８は割算部３０５の出力Ｃで「１６」を割っ
た値が１よシ犬か小、すなわち、１６／Ｃ）１または１
６／Ｃ〈１の比較をするものであシ、その比較結果が１
６／Ｃ＞１のときはゲート３１３に信号を送出し、比較
結果が１６／Ｃ（：１の、ときはダート３１４に信号゛
を送出する。

ゲート３１３の出力はゲート３０９Ｖｃ送出され、’ｙ
”−）３１４の出力は割算部３１５に送出される。割算
部３１５は、Ｃ／１６の割算を行い、ゲート３１１に信
号を送出する。

次に、補正演算部５００の構成について第４図によシ説
明する。この第４図は、補正、演算部５θ０の内部構成
を示したブロック図である。

この第４図において、第３図の割算部３０５の出力が比
較回路５０ノに供給される。この比較回路５０１はＸ／
Ｙ　）　１かまたはＸ／Ｙ　（１かを比較するものであ
シ、Ｘ／Ｙ　）　１の比較結果はダート５０２に出力さ
れ、Ｘ／Ｙ　（１の比較結果はゲート５０３に出力され
る。

また、関数発生器２からＸ軸座標出力２Ｘがゲート５０
３およびＯＲゲート５０４に供給され、同様にしてＹ軸
座標出力２Ｙがゲート５０２およびＯＲダート５０５に
供給される。

Ｘ／Ｙ　（１のときＸ軸出力２Ｘがダート５０３を介し
て加算部５０６に送出され、Ｘ／Ｙ　）　１のときＹ軸
出力２Ｙがゲート５０２を介して加算部５０７に送出さ
れる。加算部５０６はＸ軸出力２ＸＫｒｌＪを加え、ま
た、加算部５’０７はＹ軸出力２Ｙに「１」を加えＸ軸
またはＹ軸の座標を示すアドレス信号を１ビツトずつ増
加させる。

加算部５０６の出力は０Ｒｆ−ト５０４に送られ、加算
部５０７の出力はＯＲゲート５０５に送られる。ＯＲダ
ート５０４の出力はリフレッシュアドレスレジスタＸ軸
カウンタ５ｏｓＫ送出され、また、ＯＲダート５０５の
出力はリフレッシュアドレスレジスタＹ軸カウンタ５０
９に送出される。

このリフレッシュアドレスレジスタＸ軸カウンタ５０８
およびリフレッシュアドレスレジスタＹ軸カウンタ５０
９の出力はリフレッシュメモリ８にアドレス信号として
供給されリフレッシ−メモリ８の所定のアドレスに階調
補正メモリ７からの階調補正値が記憶される。

リフレッシュメモリ８の出力は出力回路１０に送られ、
この出力回路１０の出力は表示装置１１に送出される。

壕だ、同期信号発生回路１２から同期信号が読み出し用
アドレスレジスタ９および走査駆動回路１３に供給され
る。走査駆動回路１３は同期信号に基づいて、表示装置
１１の走査駆動を行う。

次に、以上のように構成されたこの発明のディジタル関
数のスムージング装置の動作（ついて説明する。計算機
などの外部機器からのディジタルデータの入力データＩ
Ｄは、入カバッファレジスタノに入力され、そこで一旦
、蓄積された後、関数発生器２に転送される。

この入力データＩＤＥは、関数の種別、関数の始点、終
点位置などを示すデータが含まれる。

階調補正部３００の始点値レジスタ３０１、終点値レジ
スタ３０２は関数発生器２からの関数信号のうち始点と
終点のデータを記憶する。

この階調補正部３００における階調補正は階調補正メモ
リ７と組み合わせて行なわれ、関数の勾配または円弧な
どに対して生じる「ぎざぎざ」がなめらかＫされる。

この階調補正は、第２図（ａ）、第２図（ｂ）に示すご
とく、まず始点、終点値からＸ軸方向とＹ軸方向の階調
の濃淡のベクトルの方向と勾配からピットの変化値と方
向を見つけ、階調の補正値を算出して、関数発生器２で
発生した各ビット値と補正演算を行った各ビット値ごと
に行われる。

変化値を示す勾配は、まず、第３図の始点値レジスタ、
９　ｏ　ｚ　、　Ｈ黒値レジスタ３０２においてそれぞ
れ記憶された（ｘ、ｙ）座標のＸ座標とＹ座標の終点座
標ｘ、　、　ｙｌ！と始点座標Ｘ８ｒ　Ｙｓのデータを
もとにそれぞれ減算部３０３でＸ＝Ｘｔ　Ｘｓ、減算部
３０４でＹ＝ＹＥ−Ｙｇが算出されたのち、割算部３０
５でＸ／Ｙ　＝　Ｃの割算を行うことにより求められる
。この割算結果Ｘ／Ｙ　＝　Ｃは、比較部３０６．３０
８、演算部３０７に送られるが、これと同時に、補正演
算部５００の比較回路５０ノにも送られ、ｇＹ　）　１
．　Ｘ／’Ｙ　（１、Ｘ／Ｙ　＝　１の比較がなされ補
正方向が判定される。

この補正方向の判定の結果、Ｘ／Ｙ≧１のときは第２図
（、）に示すようにＸ軸方向に所定の階調差でツインビ
ームの一方ビームによる階調が大→小、他方ビームによ
る階調が小→大となるようにＹ軸座標（Ｙ方向のドツト
位置）が変わる毎に階調補正をし、Ｘ／Ｙ　（１のとき
は第２図（ｂ）に示すようにＹ軸方向に所定の階調差で
ツインビームの一方ビームによる階調が大→小、他方ビ
ームによる階調が小→大となるようにＸ軸座標（Ｘ方向
のドツト位置）が変わる毎に階調補正を行い、スムージ
ングを行う。

Ｘ／Ｙ　＝　１のときは丁度４５°の勾配を示すので、
Ｘ軸またはＹ軸方向に棒ずつ（最大輝度の半分）の階調
補正を行うことになる。階調補正は、理論的には、表示
座標軸の分解能だけ補正すればよいが、表示装装置１１
の階調能力視感度を考慮して、１６階階調度の階調補正
を行う。

割算部３０５のルなの演算結果は、比較部３０６に供給
され、ゾと１６との比較がなされ、その比較の結果がｘ
、’ｙ　＝　１６のときは１６階ｖ＠フルに使用するこ
とになる（輝度、が１６段階に変化され隣接する１ドツ
ト毎の階調差は１）。

また、Ｘ／Ｙ　（１６のときはＹ方向のドツト位置が同
じときのＸ方向の輝点数（ドツト数）が１６よシ少ない
ため１６階調フルに使えない。

したがって、このときは、１６／ｃ中Ｔ（Ｔは整数）を
隣接する１ドツト毎の階調差とする。また、ル乍〉１６
のときは、Ｘ方向のドツト数が１６より多いためＣ／’
１６　（整数）個のドツトを１ドツトとみて１６階調使
用する。

また、比較部３０８で１６／ｃ≧１の比較を行った結果
が１６７Ｃ）１のときは、１６階調レベルを１６／Ｃ（
整数）で分割したレベルを１ドツト毎の階調差とし、１
６／Ｃ（１のときはゲート３１４を通して割算部３０７
の出力をｃ／１６割算部３１５に送り、そこで逆数Ｃ／
１６を求めてＣ／１６ずつのドツトを１単位にＸ軸また
はＹ軸方向に階調補正を行う。

この階調補正は第１図に示す階調補正メモリ７でストア
されたデータで行われる。この階調補正メモリ７は半固
定ＲＯＭで構成される。このＲＯＭにはスムージングを
階調によシ行うためのデータがストアされ、ＯＲダート
３１０の出力信号でアドレスが規定される。

いま、階調補正のステ、グを最大１６にとれば、階調補
正メモリ７のアドレスは１６ワード設定し、ＬＳＢから
ＭＳＢまでの各階調レベルを１６ステツプ設ける。。階
調補正部ＳＯＯは、関数発生器２からの関数信号が直線
の場合は勾配から階調補正メモリ７のアドレス設定値と
補正ワード数を選択して、階調補正メモリ７のアドレス
を制御する。

補正演算部５００は、リフレッシュメモリ８の書き込み
アドレスとして関数発生器２から指定されたアドレスを
補正するのに使用される。

比較回路５０）は、階調補正部ＳＯＯで演算されたＸ／
Ｙ　＝　Ｃの出力を導入し、ｘ／ｙ　＝　ＣＳ　１の判
定を行う。この判定内容によシＸ軸またはＹ軸に補正デ
ータを加算する。

Ｘ／Ｙ　）　１のときはＸ軸方向に、またＸ／Ｙ　＜：
　１のときはＹ軸方向に「＋１」ビットのアドレス補正
を各座標ごとにインクリメンタルに行う。

書き込み用アドレスレジスタ６は、関数発生器２の出力
データと補正演算部５００の演算結果のデータをインク
リメンタルに交互に書き込みアドレスとしてストアする
。この書き込みアドレスレジスタ６にストアされた書き
込みアドレスによシ、リフレッシュメモリ８は階調補正
゛メモリ７からの出力を書き込む。

階調補正メモリ７はリフレッシュメモリ８の各書き込み
アドレスごとの階調データを供給する。

リフレッシュメモリ８は例えばラスタスキャ／タイグの
表示データをストアし、書き込まれた階調データは輝度
信号として表示装置１１の走査速度に同期して読谷出さ
れる。読み出し用アドレスレジスタ９は、表示装置１ノ
の表示面の走査を駆動するときの走査信号に同期をとる
ため、同期信号発生回路１２から同期されたクロック信
号を受けとり、読み出しアドレスを更新させる。

〔発明の効果〕

以上のように、この発明のディジタル関数のスノ・−ジ
ング装置によれば、表示装置に表示される内容の直線の
線分画像がアナログで発生する直線の線分画像と同じに
なシ、視認される線を細くシ、解偉度がよくなると同時
に１．線に「なめらかさ」を与えることが可能となる。

これにと本ない、一般的なラスク走査形のインタレース
走査におけるフィールドのちらつきをも防止できる。

【図面の簡単な説明】

第１図はこの発明のディジタル関数のスムージング装置
の一実施例のブロック図、第２図（、）および第２図（
ｂ）は同上ディジタル関数のスムージング装置に適用さ
れるツインビームによる「なめらかさ」の補正方法を説
明する図、第３図は同上ディジタル関数のスムージング
装置における階調補正部の構成を示すブロック図、第４
図は同上ディジタル関数のスムージング’ＡＲにおける
補正演算部の構成を示すブロック図である。 １・・・入カパッファレジスタ、２・・・関数発生器７
．４・・・アドレスレジスタ、６・・・書き込み用アド
レスレジスタ、７・・・階調補正メモリ、８・・・リフ
レッシ−メモリ、９・・・読み出し用アドレスレジスタ
、１０・・・出力回路、１１・・・表示装置、１２・・
・同期信号発生回路、１３：・・走査駆動回路、３００
−・・・階調補正部、ＳＯＯ・・・補正演算部。 出願人代理人　　弁理士　鈴　江　武　彦第２図 （ａ） （ｂ）

Claims (1)

【特許請求の範囲】
1. 関数の始点、終点を表わす入力データに基づき所定の関
   数信号を発生する関数発生器と、この関数発生器から出
   力される関数信号の始点値と終点値からＸ−Ｙ座標にお
   ける勾配を求めこの勾配が所定値より大か小かにより階
   調の補正方向を決定してこの補正方向に対応したアドレ
   ス信号を出力する階調補正部と、階調補正値が記憶され
   前記階調補正部からのアドレス信号により所定の補正値
   が読み出される階調補正記憶器と、前記補正方向に対応
   して前記関数発生器からのＸ軸座標信号またはＹ軸座標
   信号を１ビットずつ増加しアドレス信号として出力する
   補正演算部と、この補正演算部からの出力信号に対応し
   たアドレスに前記階調補正記憶器から読み出された補正
   値を記憶する記憶器と、この記憶器で記憶された補正値
   が読み出され輝度信号として供給される表示装置とを具
   備するディジタル関数のスムージング装置。