JPS61216072A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS61216072A JPS61216072A JP3176385A JP3176385A JPS61216072A JP S61216072 A JPS61216072 A JP S61216072A JP 3176385 A JP3176385 A JP 3176385A JP 3176385 A JP3176385 A JP 3176385A JP S61216072 A JPS61216072 A JP S61216072A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- data
- interruption
- cause
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、割込みを報告する前に割込み要因が撤回され
た場合、割込み要因撤回状態を確実に報告する割込み制
御方式に関する。
た場合、割込み要因撤回状態を確実に報告する割込み制
御方式に関する。
例えば、磁気ディスク装置を用いてデータの遺り取りを
行うサブシステムにあって、このサブシステムを制御す
る制御装置（例えば、マイクロプロセッサ）に対して磁
気ディスク装置から成る割込み要因（例えば、目的セク
タに達したことを報告する場合等）が発生すると所定手
順で割込みを実施する。
行うサブシステムにあって、このサブシステムを制御す
る制御装置（例えば、マイクロプロセッサ）に対して磁
気ディスク装置から成る割込み要因（例えば、目的セク
タに達したことを報告する場合等）が発生すると所定手
順で割込みを実施する。
しかし、成る割込み要因が発生して所定手順で報告する
途中、即ち割込み要因が発生して割込み内容を報告する
前に割込み要因が撤回されることがあり、かかる場合は
状態変化を確実に検出して適切に処理が実行されること
が要求される。
途中、即ち割込み要因が発生して割込み内容を報告する
前に割込み要因が撤回されることがあり、かかる場合は
状態変化を確実に検出して適切に処理が実行されること
が要求される。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来の割込み制御回路の一例を示すブロック図である
。
は従来の割込み制御回路の一例を示すブロック図である
。
本例の割込み制御回路２は第３図に示すように、マイク
ロプロセッサ１ （以下ＭＰＵＩと称する）とサブシス
テムを構成している各装置（図示してない）の間にあり
、前記各装置（図示してない）からＭＰｔｌｌに対して
割込み要因ａ −ｄが発生すると論理和部３ （論理和
回路３ａ、３ｂ、３ｃから構成されている）で受けて割
込み要因ａ−ｄの論理和条件を取り、割込み信号■をオ
ン（“１”レベルにする）にしてＭＰＵＩに送出する。
ロプロセッサ１ （以下ＭＰＵＩと称する）とサブシス
テムを構成している各装置（図示してない）の間にあり
、前記各装置（図示してない）からＭＰｔｌｌに対して
割込み要因ａ −ｄが発生すると論理和部３ （論理和
回路３ａ、３ｂ、３ｃから構成されている）で受けて割
込み要因ａ−ｄの論理和条件を取り、割込み信号■をオ
ン（“１”レベルにする）にしてＭＰＵＩに送出する。
ＭＰＵ１は割込み信号■が“１”になると、割込み応答
信号■を所定時間間隔を取って２回オン・オフして、割
込み制御回路２内の割込みデータレジスタ５に対して送
出する。一方、発生した割込み要因ａ −＝ ｄは割込
みデータ作成部４（２つのＮＯＴ回路４（ＩＬ４（２）
、３つの論理積回路４（３）、４（４）、４（５）、
２つの論理和回路４ （６） 、 ４ （７）から構成
されている）に引き込まれ、複数の割込み要因が発生し
ていれば１つの割込み要因、例えば割込み要因ａを所定
優先順位で選択して割込みデータレジスタ５に出力する
。
信号■を所定時間間隔を取って２回オン・オフして、割
込み制御回路２内の割込みデータレジスタ５に対して送
出する。一方、発生した割込み要因ａ −＝ ｄは割込
みデータ作成部４（２つのＮＯＴ回路４（ＩＬ４（２）
、３つの論理積回路４（３）、４（４）、４（５）、
２つの論理和回路４ （６） 、 ４ （７）から構成
されている）に引き込まれ、複数の割込み要因が発生し
ていれば１つの割込み要因、例えば割込み要因ａを所定
優先順位で選択して割込みデータレジスタ５に出力する
。
割込みデータレジスタ５ （３つのＤ型フリップフロッ
プで構成されている）は割込み応答信号■の２回のオン
・オフで割込みデータ作成部４の出力データをラッチし
、例えば出力端子ｅを“１”レベル、出力端子ｆを“０
”レベル、出力端子ｇを“１”レベルとした出力データ
、即ち“１０１ ”の割込みデータをＭＰＩＪＩに報
告する。
プで構成されている）は割込み応答信号■の２回のオン
・オフで割込みデータ作成部４の出力データをラッチし
、例えば出力端子ｅを“１”レベル、出力端子ｆを“０
”レベル、出力端子ｇを“１”レベルとした出力データ
、即ち“１０１ ”の割込みデータをＭＰＩＪＩに報
告する。
上述のように、従来の割込み制御方式としては、各側込
み要因ａ −ｄを単純に論理和したり、一度フリップフ
ロップ回路（図示してない）でラッチして、その出力（
即ち、割込み要因ａ−ｄに相当。
み要因ａ −ｄを単純に論理和したり、一度フリップフ
ロップ回路（図示してない）でラッチして、その出力（
即ち、割込み要因ａ−ｄに相当。
する）を論理和したりして、割込み要求をＭＰＵＩに出
し、割込み応答が来た時点で割込み要因ａ ｗ ｄに対
応するデータを送出していた。
し、割込み応答が来た時点で割込み要因ａ ｗ ｄに対
応するデータを送出していた。
この場合、前者では割込み応答の前に割込み要因ａ−ｄ
が撤回されても、撤回されたことを検出する方法がない
ため、所定のデータカ＜ＭＰ［１１に送出されることに
なる。しかし、本割込みデータ（例えば“１０１ ”）
は予め定義されたものであり、割込み要因ａ ｗ ｄ撤
回後に送出された所定データが他で定義されたものと同
一であれば以後の動作に悪影響を及ぼすおそれがある。
が撤回されても、撤回されたことを検出する方法がない
ため、所定のデータカ＜ＭＰ［１１に送出されることに
なる。しかし、本割込みデータ（例えば“１０１ ”）
は予め定義されたものであり、割込み要因ａ ｗ ｄ撤
回後に送出された所定データが他で定義されたものと同
一であれば以後の動作に悪影響を及ぼすおそれがある。
又、後者では前者同様に割込み要因ａ ％ ｄが撤回さ
れても、撤回されたことが検出されず、更にフリップフ
ロップ回路（図示してない）が付加され割込み制御回路
２の構成が大きくなる等の問題点があった。
れても、撤回されたことが検出されず、更にフリップフ
ロップ回路（図示してない）が付加され割込み制御回路
２の構成が大きくなる等の問題点があった。
本発明は、上記問題点を解消した新規な割込み制御方式
を実現することを目的とするものであり、該問題点は、
割込み発生状態の変化を検出する割込み状態検出手段を
設け、該別込み制御回路にて割込みレベルを報告する時
に前記割込み状態検出手段の内容を付加した割込みレベ
ルにより報告する本発明による割込み制御方式により解
決される。
を実現することを目的とするものであり、該問題点は、
割込み発生状態の変化を検出する割込み状態検出手段を
設け、該別込み制御回路にて割込みレベルを報告する時
に前記割込み状態検出手段の内容を付加した割込みレベ
ルにより報告する本発明による割込み制御方式により解
決される。
即ち、割込み要因が発生し、これに対する割込み応答信
号が来る前に割込み要因が撤回された場合、この状態変
化を検出して割込みデータレジスタからは新たに定義し
た割込み要因撤回データを報告することにより、他で定
義されたデータとの重複を防止することが可能となる。
号が来る前に割込み要因が撤回された場合、この状態変
化を検出して割込みデータレジスタからは新たに定義し
た割込み要因撤回データを報告することにより、他で定
義されたデータとの重複を防止することが可能となる。
以下本発明の要旨を第１図、第２図に示す実施例により
具体的に説明する。
具体的に説明する。
第１図は本発明に係る割込み制御方式の一実施例のブロ
ック図、第２図は本発明に係る割込み制御方式のタイム
チャート図をそれぞれ示す。尚、全図を通じて同一符号
は同一対象物を示す。
ック図、第２図は本発明に係る割込み制御方式のタイム
チャート図をそれぞれ示す。尚、全図を通じて同一符号
は同一対象物を示す。
次に、本実施例の動作を第２図のタイムチャートに基づ
き説明する。尚、本実施例では割込み要因ａ ｙ ｄが
一度発生して、途中で撤回された場合の動作を説明する
。
き説明する。尚、本実施例では割込み要因ａ ｙ ｄが
一度発生して、途中で撤回された場合の動作を説明する
。
又、割込みデータ作成部６は割込みデータ作成部４にＮ
０Ｔ６ （１）を追加したものであり、割込みデータレ
ジスタ７は割込みデータレジスタ５にフリップフロップ
７（１） Ｃ以下Ｆ、Ｆ７（１）と称する）を追加した
ものである。尚、データレジスタ７からの出力データが
“１００１”の場合、割込み要因が途中で撤回されたこ
とを示すデータとすることを予め定義しているものとす
る。
０Ｔ６ （１）を追加したものであり、割込みデータレ
ジスタ７は割込みデータレジスタ５にフリップフロップ
７（１） Ｃ以下Ｆ、Ｆ７（１）と称する）を追加した
ものである。尚、データレジスタ７からの出力データが
“１００１”の場合、割込み要因が途中で撤回されたこ
とを示すデータとすることを予め定義しているものとす
る。
割込み要因ａ−ｄの内削込み要因ａが発生すると論理和
部３では割込み信号■がオン（“１”レベル）となると
共に、割込みデータ作成部６は割込み要因ａと論理和回
路３ａの出力とが論理積回路４（５）に引き込まれ、論
理積条件を取りその出力（“１”レベル）が論理和回路
４（７）を経て割込みデータレジスタ７のＦ、Ｆ５（３
）に送出される。
部３では割込み信号■がオン（“１”レベル）となると
共に、割込みデータ作成部６は割込み要因ａと論理和回
路３ａの出力とが論理積回路４（５）に引き込まれ、論
理積条件を取りその出力（“１”レベル）が論理和回路
４（７）を経て割込みデータレジスタ７のＦ、Ｆ５（３
）に送出される。
ＭＰｕｌは割込み信号■がオンになると、所定間隔をお
いて割込み応答信号■を２回オン・オフし、割込みデー
タレジスタフに送出する。一方、割込み要因ａは割込み
応答信号■が割込みデータレジスタ７に送出される前に
撤回されると、Ｎ０Ｔ６ （１）からオン信号（“ｌ”
レベル）がＦ、Ｆ７（１）に出力される。尚、割込み要
因ａ撤回の時点でＦ、Ｆ５（３）への″１ルベルの入力
は“０″レベル に変更される。
いて割込み応答信号■を２回オン・オフし、割込みデー
タレジスタフに送出する。一方、割込み要因ａは割込み
応答信号■が割込みデータレジスタ７に送出される前に
撤回されると、Ｎ０Ｔ６ （１）からオン信号（“ｌ”
レベル）がＦ、Ｆ７（１）に出力される。尚、割込み要
因ａ撤回の時点でＦ、Ｆ５（３）への″１ルベルの入力
は“０″レベル に変更される。
この状態で割込みデータレジスタ７を２回オン・オフす
ると、出力端子ｅ、ｈが“１″レベルとなる。従って、
割込みデータレジスタ７の出力データとしては” １０
０１”力＜ＭＰＵＩに送出される。ｌ’ＩＰ［１１はこ
の“１００１”を割込み撤回データとして受取り、その
後の処理をする。
ると、出力端子ｅ、ｈが“１″レベルとなる。従って、
割込みデータレジスタ７の出力データとしては” １０
０１”力＜ＭＰＵＩに送出される。ｌ’ＩＰ［１１はこ
の“１００１”を割込み撤回データとして受取り、その
後の処理をする。
尚、割込み要因ａが途中で撤回されなかった場合は、出
力端子ｅ、ｇが“１”レベルとなり、割込みデータレジ
スタフの出力データとしては“１０１０”がＭＰＵＩに
送出されることになる。
力端子ｅ、ｇが“１”レベルとなり、割込みデータレジ
スタフの出力データとしては“１０１０”がＭＰＵＩに
送出されることになる。
以上のような本発明によれば、発生した割込み要因が途
中で撤回されても予め定義している対応する割込みデー
タが送出されるため、他の定義データと重複することを
防止することが出来る。
中で撤回されても予め定義している対応する割込みデー
タが送出されるため、他の定義データと重複することを
防止することが出来る。
第１図は本発明に係る割込み制御方式の一実施例のブロ
ック図、 第２図は本発明に係る割込み制御方式のタイムチャート
図、 第３図は従来の割込み制御回路の一例を示すブロック図
、 をそれぞれ示す。 図において、 １はＭＰ［Ｉ、 ２は割込み制御回路、３は
論理和部、 ３ａ〜３ｃ、 ４ （６） 、 ４ （７）は論理和回
路、４．６は割込みデータ作成部、 ４（１）、４（２）、６（１）はＮＯＴ 、４（３）〜
４（５）は論理積回路、 ５．７は割込みデータレジスタ、 ５（１）〜５（３）、？（１） はＦ、Ｆ、をそれぞ
れ示す。
ック図、 第２図は本発明に係る割込み制御方式のタイムチャート
図、 第３図は従来の割込み制御回路の一例を示すブロック図
、 をそれぞれ示す。 図において、 １はＭＰ［Ｉ、 ２は割込み制御回路、３は
論理和部、 ３ａ〜３ｃ、 ４ （６） 、 ４ （７）は論理和回
路、４．６は割込みデータ作成部、 ４（１）、４（２）、６（１）はＮＯＴ 、４（３）〜
４（５）は論理積回路、 ５．７は割込みデータレジスタ、 ５（１）〜５（３）、？（１） はＦ、Ｆ、をそれぞ
れ示す。
Claims (1)
- 所定装置に対する割込み要因を予め取り決めた割込みレ
ベルによって報告する割込み制御回路において、割込み
発生状態の変化を検出する割込み状態検出手段を設け、
前記割込み制御回路にて割込みレベルを報告する時に前
記割込み状態検出手段の内容を付加した割込みレベルに
より報告することを特徴とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176385A JPS61216072A (ja) | 1985-02-20 | 1985-02-20 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176385A JPS61216072A (ja) | 1985-02-20 | 1985-02-20 | 割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61216072A true JPS61216072A (ja) | 1986-09-25 |
Family
ID=12340070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176385A Pending JPS61216072A (ja) | 1985-02-20 | 1985-02-20 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61216072A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056837A (ja) * | 1973-09-17 | 1975-05-17 | ||
| JPS553053A (en) * | 1978-06-23 | 1980-01-10 | Hitachi Ltd | Interruption control circuit |
| JPS5525113A (en) * | 1978-08-09 | 1980-02-22 | Mitsubishi Electric Corp | Interruption processing system |
-
1985
- 1985-02-20 JP JP3176385A patent/JPS61216072A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056837A (ja) * | 1973-09-17 | 1975-05-17 | ||
| JPS553053A (en) * | 1978-06-23 | 1980-01-10 | Hitachi Ltd | Interruption control circuit |
| JPS5525113A (en) * | 1978-08-09 | 1980-02-22 | Mitsubishi Electric Corp | Interruption processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11334409B2 (en) | Method and system for fault collection and reaction in system-on-chip | |
| US4652997A (en) | Method and apparatus for minimizing overhead when executing nested do loops | |
| CN115980460A (zh) | 一种pwm信号输出安全监测的方法 | |
| US5123090A (en) | Data processing apparatus for processing asynchronous data in an asynchronous type data flow computer | |
| KR0127331Y1 (ko) | 티콤 버스의 리트라이 장치 | |
| JPH04123160A (ja) | 受信データ処理システム | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| US20020099890A1 (en) | Apparatus and method for processing interruptions in a data transmission over a bus | |
| JPH0351936A (ja) | 入出力制御システム | |
| JPH0934727A (ja) | 割込制御方式 | |
| JPH04352057A (ja) | 割込み通知回路 | |
| JPS614342A (ja) | 情報転送方式 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPS63208964A (ja) | バス競合検出方式 | |
| JPH02162470A (ja) | 画像入力装置 | |
| JPH0244181B2 (ja) | ||
| JPS62187954A (ja) | バス制御回路 | |
| JPS62150454A (ja) | ダイレクトメモリアクセスシステム | |
| JPH0232645B2 (ja) | ||
| JPH033043A (ja) | 半導体装置 | |
| JPS59229945A (ja) | デユアル制御信号ル−トの異常検出方法 | |
| JPH053016B2 (ja) | ||
| JPS61250736A (ja) | デ−タ処理装置 | |
| JPS60209851A (ja) | プログラム・シ−ケンス・ストツプ方式 | |
| JPS63141138A (ja) | 切替制御回路 |