JPS6122087U - 表示制御回路 - Google Patents

表示制御回路

Info

Publication number
JPS6122087U
JPS6122087U JP1984105860U JP10586084U JPS6122087U JP S6122087 U JPS6122087 U JP S6122087U JP 1984105860 U JP1984105860 U JP 1984105860U JP 10586084 U JP10586084 U JP 10586084U JP S6122087 U JPS6122087 U JP S6122087U
Authority
JP
Japan
Prior art keywords
control circuit
display control
dynamic memory
address
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1984105860U
Other languages
English (en)
Inventor
清和 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1984105860U priority Critical patent/JPS6122087U/ja
Publication of JPS6122087U publication Critical patent/JPS6122087U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の第１の実施例に於ける装置全体の構成
を示すブ爾ツク図、第２図は上記実施例に於けるアドレ
ス変検回路１６の内部回路構成を示す回路ブロック図、
第３図は上記第２図に示すアドレス変換回路１６の具体
的なアドレス変換例を示す図、第４図は上記実施例に於
ける各部の信号タイミングを示すタイムチャート、第５
図は本考案の第２の実施例に於けるアドレス変換回路１
６Ａの内部回路構成を示す回路ブロック図、第６図は上
記第５図に示すアドレス変換回路１６Ａの具体的なアド
レス変換例を示す図である。 １１・・・ＣＲＴコントローラ、１１Ａ・・・表示カウ
ンタ、１２・・・表示メモリ（Ｄ−ＲＡＭ）、１３，１
４，１５・・・選択回路、１６，１６Ａ・・・アドレス
変換回路、１７・・・パラレルーシリアル変換回路、１
訃・・データバツファ、２１，２２，３１，３２・・・
ドライバ向路。

Claims (1)

    【実用新案登録請求の範囲】
  1. ロウアドレスとカラムアドレスとでアドレス指定される
    ダイナミックメモリと、このダイナミックメモリに格納
    された表示データの読出し時に於ける表示動作に同期し
    て計数されるカウンタと、このカウン・タの各ビット出
    力のうち、最上位ビット及び該ビットに連続する複数の
    上位ビットと最下位ビットを含む少なくとも下位１ビッ
    トを前記タイナミツクメモリのカラムアドレスへ入力し
    、残りの複数ビットをロウアドレスへ入力するアドレス
    変換回路とを具備してなることを特徴とする表示制御回
    路。
JP1984105860U 1984-07-13 1984-07-13 表示制御回路 Pending JPS6122087U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984105860U JPS6122087U (ja) 1984-07-13 1984-07-13 表示制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984105860U JPS6122087U (ja) 1984-07-13 1984-07-13 表示制御回路

Publications (1)

Publication Number Publication Date
JPS6122087U true JPS6122087U (ja) 1986-02-08

Family

ID=30665165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984105860U Pending JPS6122087U (ja) 1984-07-13 1984-07-13 表示制御回路

Country Status (1)

Country Link
JP (1) JPS6122087U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994095A (ja) * 1982-11-22 1984-05-30 Fujitsu Ltd 透過型光センサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994095A (ja) * 1982-11-22 1984-05-30 Fujitsu Ltd 透過型光センサ

Similar Documents

Publication Publication Date Title
JPS6034649U (ja) メモリ・アクセス・システム
JPH01164562U (ja)
JPS6074298U (ja) デ−タ変換用マトリツクスメモリシステム
JPS58165674U (ja) Ｃｒｔ表示装置
JPS6293250U (ja)
JPS6237780U (ja)
JPS59164086U (ja) 画面メモリ制御回路
JPS5851361U (ja) マイクロコンピユ−タ制御回路
JPS6144974U (ja) 画像メモリ装置
JPS63161499U (ja)
JPS5865090U (ja) 文字発生回路
JPS60135929U (ja) 大規模集積回路
JPS59161185U (ja) デジタル画像表示回路
JPS60166055U (ja) 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置
JPS61132893U (ja)
JPS59134838U (ja) メモリアクセス記録装置
JPS6133090U (ja) 表示制御装置
JPS5990995U (ja) 表示装置
JPS61136396U (ja)
JPS60107988U (ja) パ−ソナルコンピユ−タ
JPS60164258U (ja) デ−タ転送制御装置
JPS6294498U (ja)
JPS61141998U (ja)
JPS62117796U (ja)
JPS58140599U (ja) ダイナミツクランダムアクセスメモリ制御回路