JPS61224868A - 制御遅れ補償装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デッドビート制御基等において目標値の追
従特性を改善するための制御遅れ補償装置に関するもの
であり、特許１例えば能動形波形改善装置のような、目
標値が周期的に現われるもののための制御遅れ補償装置
に関するものである。

〔従来の技術〕

この種の補償制菌装置が適用されるものとしては、前記
された能動形波形改善装置をあげることができる。第３
図に例示されているものは、昭和！を年／／月１７日開
催の電気学会半導体電力変換研究会において、この出願
の発明の発明者である高橋勲等忙よって提案された能動
形波形改善装置に対する補償制御装置である（資料５Ｐ
Ｃｆｆ、７−＜４７参照）。この第３図において、（１
）は電力系統。

（２）は負荷、そして（３）は能動形波形改善装置であ
る。

このような装置において、負荷電流ｍｕｅ　、　ｊｖｅ
　、↓ｗｅにはなんらかの障害電流が含まれており、こ
れを補償するための補償電流↓ｕＣ、ｊｒＶ６　、　＝
ｗｃが能動形波形改善装置（３）に流されているものと
すると、を力系統（１）からの電Ｒ，Ｌｕ、ｉｒｖ、Ｌ
ｗは夫々に下記（１）式で表わされる。

Ｌｕ　＝　Ａｕｅ＋　＝ｕｃ ＝ｖ　＝　＝ｖｅ　＋　＝ｖｃ　　　　　　　　　−−
・（ｔ）Ｌｗ　＝　Ｌｗ＠　＋　＝ｙｃ こ〜で、電力系統（１）からの前記電流ｉｒｕ、Ｌｖ、
Ｌｖｒは平衡三相交流のものであることが望ましい。

ところで、このような障害電流に対する補償を行なうた
めには、前記（１）式からも理解されるようｋ、平衡三
相交流電流以外の前記障害電流とは逆極性で大きさの等
しい電流を能動形波形改善装置（３）から供給すればよ
いことｋなる。第６図には。

前記能動形波形改善装置（３）の−相分の回路構成が例
示されている。この第６図において、（４’ｌは単相電
力変換器、（ｊ）は電流検出器であって、単相電力変換
器Ｃりからの出力電流ｉｃを検出するためのもの、（６
）は減算器であって、電流検出器（、！ｉｌ　Ｋよる検
出電流（これは単相電力変換器（＆）からの出力電流に
等しい）ＡＣと、障害電流とは逆極性で大きさの等しい
指令値電流ＬＣ＊どの差をとるためのもの、ＬおよびＲ
は単相電力変換器（４’ｌと電力系統（１）との間に挿
入されたインピーダンスのインダクタンス分および抵抗
分、ｅＬ−は電力系統（１）から印加される電圧、（り
）は前記電圧ｅＬを検出するための電圧検出器、そして
、（ｔ）は電流コントローラであって。

前記電圧検出器（７）による検出電圧（これは電力系統
（１）から印加される電圧に等しい）ｅＬと前記減算器
（Ａ）からの電流偏差＠（Ｌｃ”−↓Ｃ）とに基づき、
下記（２）式にしたがって単相電力変換器（りの出力ｅ
（に対する指令値電圧ｅｃ＊を算出するためのものであ
る。

ｅｃ”　＝　（Ｌｃ＊十Ｋｖ（Ｌ。”−４ｃ　））Ｒ＋
　４４．−４２１こへに、Ｋｖは下記（３）式で表わさ
れる。

／−９−丁 こ〜に、Ｔｓは電流コントローラ（ｆｆ）のサンプリン
グ間１であり、τはＬおよびＲの値に依存して定まる時
定数（τ＝−）である。そして、この第６図忙示される
ような逆起電力を含む電力回路における最短時間制御ア
ルゴリズムが前記−）式および（３）式で支えられるこ
とは既に知られている（前出の資料５ＰＣ−４３−４１
ｔを参照）。前記第６図の電力回路において、いま、電
流コントローラ（ざ）により、ある所定の指令値電圧ｅ
ｃ＊が算出されると、単相電力変換器（り）は前記指令
直電圧ｅｃ＊の印加に応じて電圧ｅｃを出力させる。そ
して、この結果として、単相電力変換器（勾からの出力
電流↓Ｃは、指令値電流〃Ｃ＊に対してｌサンプル時間
遅れテ追従することになる。このようにしてなされる制
御がデッドビート制御と呼ばれるものであり、ある所定
の直をもつ電流指令に対し極めて短時間で出力応答がな
されるものである。第７図に示されているものは、８ｇ
６図の電力回路における電流追従特性の例示図である。

〔発明が解決しようとする問題点〕

上記された従来例においてはデッドビート制御が用いら
れており、このため、前記第７図からも理解されるよ５
に、指令値電流ＬＣ＊に対する単相電力変―器（りの出
力電流ＬＣの追従のさいに、原理的にｌサンプル時間（
第７図のＴｄ　）の遅れが生じることになる。ところが
、この遅れは、対象とする電力系統等の高次の障害電力
を補償するためＫは著るしい悪影響をおよぼすものであ
り、最悪の場合には、補償電流と障害電流とが同極性に
なり、そのために障害電流がかえって増大してしまうと
いう問題点があった。

この発明は、上記の問題点を解決するためになされたも
のであって、ある所定の電流指令値を記憶させておき、
これをｌサンプル時間進めて出力させること忙より、前
記された追従の遅れを補償できる装置を提供することを
その目的とするものである。

〔問題点を解決するための手段〕

この発明に係る制御遅れ補償装置は、周期性をもつ指令
値電流に追従して所定の時間遅れをもって出力電流が生
成される制御系統のためのものであって、前記所定の時
間遅れを回復するための時間遅れ回復手段が設けられ、
前記指令値電流がこの時間遅れ回復手段を通るようｋさ
れたものである。

また、この発明の別の発明に係る制御遅れ補償装置は、
周期成分と非周期成分とをもつ指令値電流に追従して所
定の時間遅れをもって出力電流が生成される制御系統の
ためのものであって、前記指令値電流が通される時間遅
れ回復手段に前記指令値電流の周期成分を推定するため
の推定機能部を含むようにされたものである。

〔作　用〕

この発明によれば、時間遅れ回復手段に入力された指令
値電流は所定時間だけ先行した状態で出力され、前記指
令値電流に対する制御系統の出力電流の時間遅れが補償
される。

また、この発明の別の発明によれば、指令値電流が周期
成分と非周期成分とをもっているとき。

前記周期成分を推定し、この推定結果に基づいて前記指
令値電流に対する制御系統の出力電流の時間遅れが補償
される。

〔実施例〕

以下この発明の実施例を図について説明する。

第１図において、（弘）　、　（ｔ）　＃　（Ａ）　Ｉ
　（り）、（ざ）は、第５図または＠６図の従来装置と
同様のものである。

（１０）はメモリであり、夫々に／〜！／コまでの番地
が付された５１２個のメモリ素子に順次所定のｌサイク
ル期間における指令値電流Ｌｃ＊の値書き込まれる。（
テ）はメモリ（ｌＯ）に対する前記指令値電流↓Ｃ＊の
喧の書き込み番地を指定する第１の切換スイッチであり
、１番地からよｌコ番地まで。

順次忙切換え【指定される。（ｉｔ）はメモリ（１０）
の読み出し番地を指定する第コの切換スイッチであり、
これも同様にして、１番地から！ｌコ番地まで順次忙切
換えて指定することができる。そして、これらのＫｌの
切換スイッチ（デ）、メモリ（１０）および第コの切換
スイッチ（，１０）ＩＣよって、時間遅れ回復手段（３
０）が構成される。

次に、この実施例の動作について説明する。こ＼では、
デッドビート制御による制御遅れ、Ｔｄが電源のｌサイ
クル期間Ｔの２１５１コに相当するものとして説明する
。このような場合には、スイッチ（９）とスイッチ（／
／）とのメモリ（ｌｏ）Ｋ対する指定番地は互いにコ番
地だけずれるようにされ、例えば、スイッチ（９）が１
番地を指定しているとき　□にはスイッチ（ｉｔ）は３
番地を指定するようにされる。次忙、第２図は、このよ
うな番地の切換え指定が時間の経過とともにどの様忙変
化するかを例示したものである。第３図に示されている
ものは、第７図におけるこの発明の実施例の動作波形図
である。こへで、第３図（ａｔは周期Ｔをもつ指令値電
流↓Ｃ＊の繰り返し波形図であり、スイッチ（？）によ
るメモリ（１０）の１番地から３１コ番地までのスキャ
ンは前記周期Ｔで完了する様にされているため、前記メ
モ＋）（１０）の１番地から５１一番地までの中にちょ
うどｌサイクル期間（すなわち１周期Ｔ）の指令値電流
ＬＣ＊の波形が記憶される。

一方、スイッチ（ｌ／）によるメモリ（１０）の読み出
し番地は、前述されたよう忙、前記香き込み番地忙対し
て一番地先になるように指定されているので、メ毛り（
１０）からは、／サイクル期間前の波形をコ番地分だけ
進めた波形が読み出されることになる。この結果、メモ
リ（１０）から読み出される波形Ｌｃ０は、第３図（ｂ
）に示されるように、指令値電流二〇＊に対してＴｄだ
け進んだ波形となる。そして、このような波形Ｌｃ＊＊
をもつ２次指令値電流がデッドビート制御系に対して与
えられると、その出力電流↓Ｃは、＠、７図（ｃ）　Ｋ
示されるよう忙、前記−次指令値電流Ｌｃ　＊＊より’
ｒｄ遅れることから、↓Ｃ＊と↓Ｃとの間には迫れが無
（なる。

ところで、障害電流成分が完全に周期的なものである場
合には、前記第１図に示されている構成のものでよいけ
れども、一般的には、指令値電流ＬＣ＊には、その振幅
と位相とがゆっくり変化する基本波及び高訓波からなる
周期波成分子（１）とランダムな非周期波成分ｎ（ｔ）
とが含まれている。このような場合、ｒ　（ｔｌは予測
可能な成分であることから、過去の値に基づいて推定す
ることができる。

いま、この推定値γ（ｔｌが下記（匈式で表わされるも
のとする。

ここで、ａｋ（ｋ＝ｚ、コ、・・・・・・ｐ　ｍ　）は
荷重係数である。そして、前記推定値ｒ　（ｔｌの推定
誤差ｅを最小にする荷重係数ａｋは以下の様に求まる。

いま、評価関数が平均−乗誤差１１であるものとすると
。

これは下記（り式のように表わされる。

前記ｅ　Ｊ（ｔｌを最小にするａｋを求めるためには下
記（６）式のようにすればよい。

すなわち。

一φｒバη＝Ｏ −φγｒ（コＴ　＞＝。

ここで、＋　１１（０１ｅφγｒ（Ｔ）、・旧・・、＋
１γγ（ｍＴ）はｒ　（ｔｌの自己相関関数であり、−
ｒγ（○）は、　ｎ（ｔｌの自己相関関数である。いま
、上記（り）式をマ）　ＩＪクス表示すると下記ＣＳ）
式のように表わされる。

（ざ）　　′ この（ざ）式を満足するようなａｋをあらかじめ求め、
これを用いて前記（４’）式の計算を行なうことにより
、その推定誤差が最小の周期成分子　（ｔｌを推定する
ことができる。このようにして最適の周期成分が推定で
きれば、その推定値をｌサンプル時間進めて出力するこ
とにより、デッドビート側脚における割圓遅れは確実に
補償される。

第グ図に示されるものは、上記推定操作を行なうように
された、この発明の他の実施例装置の構成図である。こ
こでは、後述される推定器（コＱ）の段数はｔ段であり
、電源周期ＴはＳｔＸ分割されるものとしている。この
第９図において、　（ｔ２）は推定用メモＩ）、（ｉ３
）は第３の切換スイッチであって、前記推定用メモリ（
１２）の書き込み番地を切換えて指定するもの、（ｔＩ
Ｉ）は係数乗算要素、（ｌりは加算器である。そして、
これらの各手段（ｔ２）Ａｔｓ）Ａｔｅ）および（１５
）によって前記推定機能部（λＯ）が構成されている。

この推定機能部（２０）に対し、ある所定値の指令値電
流ＬＣ＊が入力されると、スイッチ（１３）を介して、
電源周期Ｔの、１／２分割された時刻に対応した推定用
メモリ（／Ｊ）内のメモリ要素に対しｌサイクル毎のデ
ータがｔサイクル分書き込まれる。なお、前記推定用メ
モＩＪ（／２）は１段で、１／コ番地を有するメモリを
ｔ成分だけ含んでいるものである。これらのデータは、
その書き込み時刻に対応した時刻毎に続み出されて、係
数乗算要素（／り）で重みづけがなされ、加算器（ｔＳ
）によってそれらの和がとられる。この加算器（１３）
の出力は、スイッチ（９）を介して予測データ用メモリ
（ＩＯＡ）に書き込まれる。さらに、この予測データ用
メモリ（／７Ａ）忙は、前記（４Ｉ）式に基づいて算出
された推定値γ（ｔｌが曹き込まれる。そして、前述さ
れた過程にしたかって、スイッチ（／／）を介して、！
サンプル時間Ｔｄだけ進められた推定値が予測データ用
メモリから読み出される。

また、第弘図における（／６）および（１７）は夫々に
ｙｊＣ算器および加算器であり、これらは非周期成分ｎ
（ｔｌを処理するためのものである。すなわち。

減算器（１６）において、推定値ｒ　（ｔｌと指令ｆ’
ｆｉ、　を流ｂ　ｃ’ｓとの差をとることによりｎ（ｔ
ｌを検出し、加算器（１７）において、これを２次指令
値電流ルＣに加算している。

なお上記実施例は、能動形波形改善装置に対して適用さ
れるものとして説明されたが、これまでの説明で明らか
な様に、この発明は、周期的な成分を持ち、所定の目標
値にその出力を追従させることを目的としたあらゆるデ
ッドビート制御系に対して適用することが可能である。

さらには、デッドビート制御系以外の制御系であっても
、所定時間の遅れを有する制御系であれば、同様にして
この発明を適用することができる。

また、メモリの分割数、誉き込み、読み出しの番地指定
の偏差および推定用メモリの段数等については、これら
はこの発明の実施例装置の動作原理を何ら変更するもの
ではないから、任意に選択することができる。

〔発明の効果〕

以上説明されたように、この発明は時間遅れ回復手段を
設けるように構成され１周期性をもつ指令値電流がこれ
を通るようにされており、このため、前記指令値電流に
応じて出力される制御系統からの出力電源の時間遅れが
補償されるという効果を奏する。

また、この発明の別の発明は推定機能部を含む時間遅れ
回復手段を設けるように構成され１周期成分と非周期成
分とをもつ指令値電流がこれを通るようにされており、
前記推定機能部により前記周期成分を推定し、この推定
結果に基づいて、前記指令＠電流に応じて出力される制
御系統からの出力電流の時間遅れがより確実に補償され
るという効果を奏する。

【図面の簡単な説明】

第１図は、この発明の一実施例である制菌遅れ補償装置
の概略構成図、第２図は、上記実施例における番地の切
換え指定が時間の経過につれて変化することを説明する
ための例示図、第３図は。 上記実施例の動作を説明するための動作波形図。 第ｑ図は、この発明の他の実施例であるｆｔｔｌ＋　１
Ｂｉｌ遅れ補償装置の概略構成図、第３図は、従来から
一般に使用されている能動形波形改善装置が電力系統に
組込まれていることを例示する概略構成図、第６図は、
従来の電流制御回路装置の概略構成図。 第７図は、上記従来装置の動作を説明するための動作波
形図である。 （４’ｌ・Φ単相電力変換器、（Ｓ）・・電流検出器、
（６）拳・減算器、（ワ）・・電圧検出器、（ざ）・・
電流コントローラ、

【り】・・第１の切換スイッチ、（
２０）−・；メモリ、（ｔｏＡ）・拳予測データ用メモ
リ。 （／／）・・＠コの切換スイッチ、（／２）・・推定用
メモリ、（１３）・・切換スイッチ、（１ぐ）・−係数
乗算要素、（／＆）・・第３の加算器、（ｔ６）・・減
算器、（１７）・・加算器、（コＯ）・・推定機能部、
（３０）、（ＪＯＡ＞　・・時間遅れ回復手段。 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (4)

【特許請求の範囲】
1. （１）周期性をもつ指令値電流に追従して所定の時間遅
   れをもつて出力電流が生成される制御系統のための制御
   遅れ補償装置において、前記所定の時間遅れを回復する
   ための時間遅れ回復手段が設けられ、前記指令値電流は
   前記時間遅れ回復手段を通して時間遅れを回復した２次
   指令値電流が生成され、この２次指令値電流に応じて出
   力電流が生成されることを特徴とする制御遅れ補償装置
   。
2. （２）前記時間遅れ回復手段は、指令値電流を受入れる
   ための第１の切換スイッチ、２次指令値電流を送出する
   ための第２の切換スイッチ、および、前記指令値電流の
   １周期分を等分した複数個の時点での前記指令値電流の
   瞬時値を逐次に格納するための前記複数個の時点に対応
   する個数のメモリ素子を有するメモリからなり、前記第
   １の切換スイッチを介して前記指令値電流の瞬時値を逐
   次に前記メモリの対応するメモリ素子に書き込み、前記
   第２の切換スイッチを介して前記第１の切換スイッチに
   対し所定時間だけ先行する前記メモリのメモリ素子の内
   容を逐次に読み出し、この読み出された内容を２次指令
   値電流として用いることを特徴とする特許請求の範囲第
   １項記載の制御遅れ補償装置。
3. （３）周期成分と非周期成分とをもつ指令値電流に追従
   して所定の時間遅れをもつて出力電流が生成される制御
   系統のための制御遅れ補償装置において、前記周期成分
   についての推定機能部を有する前記所定の時間遅れを回
   復するための時間遅れ回復手段が設けられ、前記指令値
   電流の周期成分は前記推定機能部により推定され、この
   推定値に基づいて時間遅れを回復した２次指令値電流が
   生成され、この２次指令値電流に応じて出力電流が生成
   されることを特徴とする制御遅れ補償装置。
4. （４）前記推定機能部を有する時間遅れ回復手段には、
   指令値電流を受入れるための第３の切換スイッチ、前記
   指令値電流の１周期分を等分した複数個の時点での前記
   指令値電流の瞬時値を前記第３の切換スイッチを介して
   逐次に格納するための前記複数個の時点に対応する個数
   のメモリ素子を有するメモリの複数段からなる推定用メ
   モリ、前記推定用メモリの各段に対応する係数乗算要素
   および前記係数乗算要素の出力を加算するための加算器
   からなる推定機能部と、前記加算器からの出力を推定値
   として逐次に受入れ、前記受入れ時間に対して所定時間
   先行した時点における内容を２次指令値電流として逐次
   に出力させる予測データ用メモリとが含まれていること
   を特徴とする特許請求の範囲第３項記載の制御遅れ補償
   装置。