JPS61227664A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS61227664A JPS61227664A JP6622585A JP6622585A JPS61227664A JP S61227664 A JPS61227664 A JP S61227664A JP 6622585 A JP6622585 A JP 6622585A JP 6622585 A JP6622585 A JP 6622585A JP S61227664 A JPS61227664 A JP S61227664A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- circuit
- winding
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/40—Means for preventing magnetic saturation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は少なくとも６巻線を有するトランスの第１の巻
線にスイッチング半導体素子を接続し、該スイッチング
半導体素子をオン・オフすることにより、上記トランス
の第２の巻線に接続された整流平滑回路を介して負荷に
電力を供給する電力変換装置に関する。
線にスイッチング半導体素子を接続し、該スイッチング
半導体素子をオン・オフすることにより、上記トランス
の第２の巻線に接続された整流平滑回路を介して負荷に
電力を供給する電力変換装置に関する。
第２図及び第３図は従来の電力変換装置を示す図でめシ
、第２図ＣＢ）及び２６図ＣＢ）は夫々第２図（Ａ）及
び第３ ＩＱ （Ａ）の回路の各部の波形を示す図でる
る。
、第２図ＣＢ）及び２６図ＣＢ）は夫々第２図（Ａ）及
び第３ ＩＱ （Ａ）の回路の各部の波形を示す図でる
る。
先ず第２図について説明すると、同図において、１．２
は入力端子、３．４は出力端子、Ｑｌはスイッチング半
導体素子、例えばトランジスタ、Ｔは第１の巻線である
入力巻線Ｎ１ と第２の巻線である出力巻ＭＮ２と第
３の巻線であるリセット巻線Ｎ３ とを肩するトラン
ス、５はダイオードＤ１、Ｄ２、チョークコイルＬ１
及びコンデンサＣ１からなる整流平滑回路、２は負荷
、Ｖ は入力電圧、’Ｎｌ ’ ｖＮ２、ｖＮ、は夫々
巻線Ｎｌ 、Ｎ２ 、Ｎ２ Ｏ電圧、ｖｏ は出
力電圧、ＴｏｌはトランジスタＱエ のコレクタ・エミ
ッタ間電圧でるる。
は入力端子、３．４は出力端子、Ｑｌはスイッチング半
導体素子、例えばトランジスタ、Ｔは第１の巻線である
入力巻線Ｎ１ と第２の巻線である出力巻ＭＮ２と第
３の巻線であるリセット巻線Ｎ３ とを肩するトラン
ス、５はダイオードＤ１、Ｄ２、チョークコイルＬ１
及びコンデンサＣ１からなる整流平滑回路、２は負荷
、Ｖ は入力電圧、’Ｎｌ ’ ｖＮ２、ｖＮ、は夫々
巻線Ｎｌ 、Ｎ２ 、Ｎ２ Ｏ電圧、ｖｏ は出
力電圧、ＴｏｌはトランジスタＱエ のコレクタ・エミ
ッタ間電圧でるる。
次に第２図の動作１説明する。定常状態で動作している
とき、トランジスタＱ１ が時刻ｔ□でオ／してから
時刻ｔ２ でオフするまでの期間をＴ。Ｎとすると、
オン期間Ｔ。Ｎでは入力巻線Ｎ１に入力電圧ｖ１ が
印加され、トランスＴの磁束密度の変化量１ΔＢ１１は
、 １Δ”ｌ ｌ ” −ｖＩ ＴＯＮ １ｇ （但し、ｎ、は巻数Ｎ１の巻数、ＳはトランスＴの鉄心
の断面積） となる。
とき、トランジスタＱ１ が時刻ｔ□でオ／してから
時刻ｔ２ でオフするまでの期間をＴ。Ｎとすると、
オン期間Ｔ。Ｎでは入力巻線Ｎ１に入力電圧ｖ１ が
印加され、トランスＴの磁束密度の変化量１ΔＢ１１は
、 １Δ”ｌ ｌ ” −ｖＩ ＴＯＮ １ｇ （但し、ｎ、は巻数Ｎ１の巻数、ＳはトランスＴの鉄心
の断面積） となる。
すると、リセット期間ＴＲ（ＴＲ≦Ｔ−ＴｏＮ％但しで
は周期うでは入力巻線Ｎ１ が遮断されるので、リセ
ット巻線Ｎ、に電圧が誘起され、咳誘起電圧はダイオー
ドＤ３を介して入力電圧Ｖ、でりニアノブされる。この
時のトランスＴの磁束密度の変化量１ΔＢ２１は １ｊａ２１ ＝−ＶＩ ＴＲ ３ｇ となる。
は周期うでは入力巻線Ｎ１ が遮断されるので、リセ
ット巻線Ｎ、に電圧が誘起され、咳誘起電圧はダイオー
ドＤ３を介して入力電圧Ｖ、でりニアノブされる。この
時のトランスＴの磁束密度の変化量１ΔＢ２１は １ｊａ２１ ＝−ＶＩ ＴＲ ３ｇ となる。
ここでｌΔＢ１１ ＝ ｌΔＢ２１であるのでトランス
Ｔは飽和せず、時刻ｔ４ で再びトランジスタＱ１が
オフして以上の動作を繰返す。
Ｔは飽和せず、時刻ｔ４ で再びトランジスタＱ１が
オフして以上の動作を繰返す。
次に第３図の動作を説明する。定常状態で動作している
とき、時刻ｔ、から時刻ｔ２マでの、 ｑ トラ／シスｒつオン期間Ｔ。Ｎでは入力巻線Ｎ０に入力
電圧ｖ１ が印加され、トランスＴの磁束密度の変化
量ｌΔＢ、 ｌは、 １ｊＢ□ｌ ＝ ＶＩ ＴＯＮ １ｇ となる。
とき、時刻ｔ、から時刻ｔ２マでの、 ｑ トラ／シスｒつオン期間Ｔ。Ｎでは入力巻線Ｎ０に入力
電圧ｖ１ が印加され、トランスＴの磁束密度の変化
量ｌΔＢ、 ｌは、 １ｊＢ□ｌ ＝ ＶＩ ＴＯＮ １ｇ となる。
次に時刻ｔ２ から時刻ｔ３ ｔでのトランジスタＱ
１ のリセット期間ＴＢ では入力巻線Ｎ０ が
遮断されるので、リセット巻線Ｎ、に電圧が誘起され、
該誘起電圧はダイオードｉ）４ を介して出力電圧ｖ
０ でクランプされる０この時のトランスＴの磁束密
度の変化量ｌハ、１は １ ｊＢ、 Ｉ ＝ −ｖＯＴＲ 一 となる。
１ のリセット期間ＴＢ では入力巻線Ｎ０ が
遮断されるので、リセット巻線Ｎ、に電圧が誘起され、
該誘起電圧はダイオードｉ）４ を介して出力電圧ｖ
０ でクランプされる０この時のトランスＴの磁束密
度の変化量ｌハ、１は １ ｊＢ、 Ｉ ＝ −ｖＯＴＲ 一 となる。
ここでｌΔＢ１１ ＝ ｌΔＢ２１であるのでトランス
Ｔは飽和せず、時刻ｔ４ で再びトランジスタＱ１が
オフして以上の動作を繰返す。
Ｔは飽和せず、時刻ｔ４ で再びトランジスタＱ１が
オフして以上の動作を繰返す。
ところで一般に電力変換装置は入力電圧の変変動に反比
例するように可変して、 になるように制御している。
例するように可変して、 になるように制御している。
しかし従来の電力変換装置は、第２図の実施例では、リ
セット期間ＴＲは の関係をもち、第３図の従来例では、リセット期間ＴＲ
は の関係をもつ。
セット期間ＴＲは の関係をもち、第３図の従来例では、リセット期間ＴＲ
は の関係をもつ。
従って前者は、？が大きくなれは、それに比戸
例してＴＲも長くなる。後者は弁に関係なくＴ。
くすれはよいが、そうすると、トランジスタＱ１のコレ
クタ・エミッタ間電圧ｖ９１の最大値が大を小さくする
しかなく、これはトランジスタＱ１の耐圧ま几は寛流肝
容量を大きくすることになり、どちらもトランジスタＱ
１ の選定上不利である。
クタ・エミッタ間電圧ｖ９１の最大値が大を小さくする
しかなく、これはトランジスタＱ１の耐圧ま几は寛流肝
容量を大きくすることになり、どちらもトランジスタＱ
１ の選定上不利である。
以上のように従来の装置ではトランジスタＱ１の利用率
を向上させることが困難であった。
を向上させることが困難であった。
本発明は以上の欠点を除去する友めに、少なくとも３巻
Ｍを有するトランスの第１の巻線にスイッチフグ牛導体
素子金接続し、該半導体スイッチフグ素子をオ／・オフ
することにより、上記トランスの第２０巻線に接続され
次整流平清回路を介して負荷に電力を供給する電力変換
装置において、上記トランスのオ乙の巻線に倍電圧整流
平滑回路を接続すると共に、該倍電圧整流平滑回路の出
力と上記負荷と全可変インピーダ／ス回路金介して接続
したことを特徴とする電力変換装置を提供するものであ
る。
Ｍを有するトランスの第１の巻線にスイッチフグ牛導体
素子金接続し、該半導体スイッチフグ素子をオ／・オフ
することにより、上記トランスの第２０巻線に接続され
次整流平清回路を介して負荷に電力を供給する電力変換
装置において、上記トランスのオ乙の巻線に倍電圧整流
平滑回路を接続すると共に、該倍電圧整流平滑回路の出
力と上記負荷と全可変インピーダ／ス回路金介して接続
したことを特徴とする電力変換装置を提供するものであ
る。
本発明は、上記のような構成になっているので、定常状
態時にリセット期間でスイッチング半導体素子に印加さ
れる電圧は出力電圧及び第１の巻線と第３の巻線との巻
数比とによって決定され、入力電圧の変動に対して一定
となる。
態時にリセット期間でスイッチング半導体素子に印加さ
れる電圧は出力電圧及び第１の巻線と第３の巻線との巻
数比とによって決定され、入力電圧の変動に対して一定
となる。
また出力電圧が定常状態時に比べて著しく低い場合には
可変インビーダンス回路の内部インピーダンスを変化さ
せてトランスの飽和を防止する。
可変インビーダンス回路の内部インピーダンスを変化さ
せてトランスの飽和を防止する。
第１図は本発明の一実施例を示す図であり、第１図ＣＢ
）は第１図（Ａ）の回路の各部の波形を示す図でおる。
）は第１図（Ａ）の回路の各部の波形を示す図でおる。
同図において、６はダイオードＤ５、Ｄ６、コンデンサ
Ｃ２１Ｃ３からなる倍電圧整流平滑回路、７は抵抗Ｒ，
、Ｒ，、ツェナーダイオードＺＤからなり、コンデ／す
Ｃ３の電圧を検出して可変インピーダンス回路８を駆動
する回路でめる０８はコンデ／すＣ１の電圧に応じて検
出駆動回１１１２！ｒ７により駆動されて内部インピー
ダンスが変化する可変インピーダンス回路であり、例え
ばトランジスタＱ２ からなる。
Ｃ２１Ｃ３からなる倍電圧整流平滑回路、７は抵抗Ｒ，
、Ｒ，、ツェナーダイオードＺＤからなり、コンデ／す
Ｃ３の電圧を検出して可変インピーダンス回路８を駆動
する回路でめる０８はコンデ／すＣ１の電圧に応じて検
出駆動回１１１２！ｒ７により駆動されて内部インピー
ダンスが変化する可変インピーダンス回路であり、例え
ばトランジスタＱ２ からなる。
次に第１図の動作を説明する。
（ｊＬ）定常状態で動作しているとき
定常状態で動作しているときには、可変インピーダンス
回路８は検出駆動回路７によフ駆動されており、内部イ
ンピーダンスはほぼ零でおる。また、コンデンサＣ１に
は入力電圧Ｖエ とコンデ／すＣ２の電圧ｖｃ２ との
差電圧が充電されている０ 時刻ｔ０ から時刻ｔ２ までのトランジスタＱ１
のオン期間Ｔ。Ｎでは入力巻ｌ！ＭＮ１に入力電圧が印
加され、トランスＴの磁束密度の変化量１ノｉｓ、１１
ΔＢ、 Ｉ ＝ＶＩ ＴＯＮ へ８ となる。
回路８は検出駆動回路７によフ駆動されており、内部イ
ンピーダンスはほぼ零でおる。また、コンデンサＣ１に
は入力電圧Ｖエ とコンデ／すＣ２の電圧ｖｃ２ との
差電圧が充電されている０ 時刻ｔ０ から時刻ｔ２ までのトランジスタＱ１
のオン期間Ｔ。Ｎでは入力巻ｌ！ＭＮ１に入力電圧が印
加され、トランスＴの磁束密度の変化量１ノｉｓ、１１
ΔＢ、 Ｉ ＝ＶＩ ＴＯＮ へ８ となる。
次に時刻ｔ２ から時刻ｔ３１でのトランジスタＱ１
のリセット期間Ｔ８ では入力巻線Ｎ、が遮断され
るので、リセット巻線Ｎ３ に電圧が誘起され、該誘
起電圧はダイオードＤ６を介してコンデ／すＣ１の電圧
ｖｃ３、即ち出力電圧Ｖ。
のリセット期間Ｔ８ では入力巻線Ｎ、が遮断され
るので、リセット巻線Ｎ３ に電圧が誘起され、該誘
起電圧はダイオードＤ６を介してコンデ／すＣ１の電圧
ｖｃ３、即ち出力電圧Ｖ。
とコンデ／すＣ２の電圧ｖ０２との差電圧Ｖ、−Ｖ。
ンスＴの磁束密度の変化量１ΔＢ２Ｉはとなる。
ここで１ΔＢ、 Ｉ ＝ ｌΔＢ２１であるのでトラン
スＴは飽和せず、時刻ｔ、で再びトランジスタＱ０がオ
ンして以上の動作を繰返す。
スＴは飽和せず、時刻ｔ、で再びトランジスタＱ０がオ
ンして以上の動作を繰返す。
ま友、トランジスタＱ１ に印加される電圧ｖ、。
ｌ
は、リセット期間ＴＲではｖ９□＝ｖ１十−司−ｖＮ、
＝でめ夕、出力電圧Ｖ・ と巻数比マとによって決定さ
ｎ１入力端子の変動に対して一定である。
＝でめ夕、出力電圧Ｖ・ と巻数比マとによって決定さ
ｎ１入力端子の変動に対して一定である。
これは、第２図、第３図に示す従来例よりも、必要とす
るトランジスタＱ１ のコレクタｅエミッタ間電圧ｖ
Ｑ□の最大値を低くすることができる。このことより、
ｖＱｌの最大値を従来例と同じ値にするならば、トラン
ジスタＱ１ の電流許容値を小さくでき、利用重金向
上させることができる。
るトランジスタＱ１ のコレクタｅエミッタ間電圧ｖ
Ｑ□の最大値を低くすることができる。このことより、
ｖＱｌの最大値を従来例と同じ値にするならば、トラン
ジスタＱ１ の電流許容値を小さくでき、利用重金向
上させることができる。
（ｂ）出力電圧ｖ０が定常状態時に比べ、看しく低い場
合ことから、出力電圧ｖ０ が著しく低い場合、ｖ０
３の値は定常時に比べ者しく低下するか或は負になる場
合もあるので、トランスＴが飽和してし葦う０そこでコ
ンデンサＣ１の電圧ｖｃｓ ｔ”検出駆動回路７で検出
し、その電圧に応じて可変インピーダンス回路８の内部
インピーダンスを変化させて、−１＝屹十−一瓦Ｖｌ（
但し、ｖ（Ｊはｎｌ 可変イノビーダンス回路であるトランジスタＱ。
合ことから、出力電圧ｖ０ が著しく低い場合、ｖ０
３の値は定常時に比べ者しく低下するか或は負になる場
合もあるので、トランスＴが飽和してし葦う０そこでコ
ンデンサＣ１の電圧ｖｃｓ ｔ”検出駆動回路７で検出
し、その電圧に応じて可変インピーダンス回路８の内部
インピーダンスを変化させて、−１＝屹十−一瓦Ｖｌ（
但し、ｖ（Ｊはｎｌ 可変イノビーダンス回路であるトランジスタＱ。
の主電流路に印加される電圧）の関係を炸ル、トランス
Ｔの飽和を避けるのに充分なりｃｓ ｆ常に維持するこ
とにより、この回路は動作を続けることが可能である。
Ｔの飽和を避けるのに充分なりｃｓ ｆ常に維持するこ
とにより、この回路は動作を続けることが可能である。
以上述べ友ように本発明は少なくとも３巻線を有するト
ランスの第１０巻線にスイッチング半導体素子を接続し
、該半導体スイッチング素子をオ／Ｑオフすることによ
ｐ１上記トランスの第２の巻線に接続された整流平滑回
路を介して負荷に電力を供給する電力変換装置において
、上記トランスの第３の巻線に倍電圧整流平滑回路を接
続する逅共に、該倍電圧整流平滑回路の出力と上記負荷
とを可変インピータンス回路を介して接続し几ことを特
徴とする電力変換装置である。本発明はこのような特徴
を有するので、スイッチング半導体素子に大きな耐圧を
要求しなくとも、デユーティ比を大きくすることができ
、特に入力寛♂ｉ＠の大きな電力変換装置に対して、ス
イッチツク半導体素子の耐圧、電流許容値を大きくする
ことなく高出力を得ることができる。また、トランスの
励磁エネルギは定常出力電圧においては損失なく出力と
して取り出せるので電力変換装置の高効率化が達成でき
る。また、起動時、出力短絡時など、出力電圧が低い時
もトランスのリセットが可能で６９、トランスの飽和に
よるスイッチツク半導体素子の破壊を防止することがで
きる０
ランスの第１０巻線にスイッチング半導体素子を接続し
、該半導体スイッチング素子をオ／Ｑオフすることによ
ｐ１上記トランスの第２の巻線に接続された整流平滑回
路を介して負荷に電力を供給する電力変換装置において
、上記トランスの第３の巻線に倍電圧整流平滑回路を接
続する逅共に、該倍電圧整流平滑回路の出力と上記負荷
とを可変インピータンス回路を介して接続し几ことを特
徴とする電力変換装置である。本発明はこのような特徴
を有するので、スイッチング半導体素子に大きな耐圧を
要求しなくとも、デユーティ比を大きくすることができ
、特に入力寛♂ｉ＠の大きな電力変換装置に対して、ス
イッチツク半導体素子の耐圧、電流許容値を大きくする
ことなく高出力を得ることができる。また、トランスの
励磁エネルギは定常出力電圧においては損失なく出力と
して取り出せるので電力変換装置の高効率化が達成でき
る。また、起動時、出力短絡時など、出力電圧が低い時
もトランスのリセットが可能で６９、トランスの飽和に
よるスイッチツク半導体素子の破壊を防止することがで
きる０
第１図は本発明の一実施例を示す図であり、第２図及び
第６図は従来の電力変換装置を示す図である。 １．２・・・入力端子 ３．４・・・出力端子５・
・・整流平滑回Ｗ＆６・・・倍電圧整流平滑回路７・・
・検出駆動回＃＆ ８・・・可変イ／ピーダンス回路Ｑ
ｌ、！・・・トランジスタ Ｔ・・・トランスＮ、・
・・第１の巻Ｍ Ｎ、・・・第２の巻線Ｎ３ ・
・・２６の巻Ｍ Ｄ、〜Ｄ６・・・ダイオードＺ
Ｄ ・・・ツェナーダイオード Ｌｌ ・・・チョークコイル Ｃ〜Ｃ３・・・コンデンサ Ｒ１ｅ Ｒ２・・・抵抗 ２・・・負荷 特許出願人 オリジン電気株式会社 （Ａ） 第３ 図
第６図は従来の電力変換装置を示す図である。 １．２・・・入力端子 ３．４・・・出力端子５・
・・整流平滑回Ｗ＆６・・・倍電圧整流平滑回路７・・
・検出駆動回＃＆ ８・・・可変イ／ピーダンス回路Ｑ
ｌ、！・・・トランジスタ Ｔ・・・トランスＮ、・
・・第１の巻Ｍ Ｎ、・・・第２の巻線Ｎ３ ・
・・２６の巻Ｍ Ｄ、〜Ｄ６・・・ダイオードＺ
Ｄ ・・・ツェナーダイオード Ｌｌ ・・・チョークコイル Ｃ〜Ｃ３・・・コンデンサ Ｒ１ｅ Ｒ２・・・抵抗 ２・・・負荷 特許出願人 オリジン電気株式会社 （Ａ） 第３ 図
Claims (1)
- 少なくとも３巻線を有するトランスの第１の巻線にスイ
ッチング半導体素子を接続し、該スイッチング半導体素
子をオン・オフすることにより、上記トランスの第２の
巻線に接続された整流平滑回路を介して負荷に電力を供
給する電力変換装置において、上記トランスの第３の巻
線に倍電圧整流平滑回路を接続すると共に、該倍電圧整
流平滑回路の出力と上記負荷とを可変インピーダンス回
路を介して接続したことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6622585A JPS61227664A (ja) | 1985-03-29 | 1985-03-29 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6622585A JPS61227664A (ja) | 1985-03-29 | 1985-03-29 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61227664A true JPS61227664A (ja) | 1986-10-09 |
| JPH0313826B2 JPH0313826B2 (ja) | 1991-02-25 |
Family
ID=13309678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6622585A Granted JPS61227664A (ja) | 1985-03-29 | 1985-03-29 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61227664A (ja) |
-
1985
- 1985-03-29 JP JP6622585A patent/JPS61227664A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313826B2 (ja) | 1991-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5088386B2 (ja) | スイッチング電源装置 | |
| US9774271B2 (en) | Apparatus and method for multiple primary bridge resonant converters | |
| US7239530B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
| US8169796B2 (en) | Isolated switching power supply apparatus | |
| CA2337014C (en) | Switching power supply circuit | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| US3694726A (en) | Combined transformer and inductor device | |
| US20090290383A1 (en) | Resonant circuit and resonant power converter with a narrow operating frequency bandwidth | |
| US5140509A (en) | Regulated bi-directional DC-to-DC voltage converter | |
| US8064228B2 (en) | Power supply apparatus with current-sharing function | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| Cui et al. | Two phase interleaved ISOP connected high step down ratio phase shift full bridge DC/DC converter with GaN FETs | |
| Halder | Design optimization of the single ended forward converter | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| JP4438885B2 (ja) | 絶縁型スイッチング電源装置 | |
| Watanabe et al. | Design oriented analysis of a novel soft-switching DC-DC converter with 2V/20A DC output | |
| Alganidi et al. | A comparative study of two passive regenerative snubbers for flyback converters | |
| US7746674B2 (en) | Self-oscillating power converter | |
| JP3539852B2 (ja) | スイッチング電源 | |
| CN113691141A (zh) | 一种dc-dc变换器拓扑结构 | |
| Alganidi et al. | A comparative study of DC-DC flyback converters for telecom applications | |
| US6198640B1 (en) | Three-switch add/subtract DC to DC converter | |
| KR102724925B1 (ko) | 소프트 스위칭 컨버터의 자화 및 누설 인덕턴스에 의한 자기장 에너지 리셋 및 회수 장치, 고효율 소프트 스위칭 컨버터, 및 리셋용 코일을 적용한 조명 장치 | |
| US11228250B2 (en) | Flyback power switch structure for bridgeless rectifier | |
| JPS5836230Y2 (ja) | 直流↓−直流変換器のサ−ジ電圧抑制回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |