JPS61228569A - Secret information memory device - Google Patents
Secret information memory deviceInfo
- Publication number
- JPS61228569A JPS61228569A JP6979385A JP6979385A JPS61228569A JP S61228569 A JPS61228569 A JP S61228569A JP 6979385 A JP6979385 A JP 6979385A JP 6979385 A JP6979385 A JP 6979385A JP S61228569 A JPS61228569 A JP S61228569A
- Authority
- JP
- Japan
- Prior art keywords
- secret information
- ram
- container
- storage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
(a)技術分野
この発明は、クレジットカードの処理システムやハンデ
ィ端末処理システム等における暗号化用データや暗証番
号或いはその他の秘密情報を記憶する秘密情報記憶装置
に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field The present invention relates to a secret information storage device for storing encrypted data, a password, or other secret information in a credit card processing system, a handy terminal processing system, or the like.
(b)従来技術とその欠点
従来、例えばクレジットカードシステムにおいて暗証番
号入力装置は入力された暗証番号を暗号化して取引処理
装置等へ送信するが、この暗号化のために用いる暗号化
用データは、極めて機密性の要求されるデータであり、
容易に読み出せないようにする必要がある。しかしなが
らこのような秘密情報を記憶する従来の秘密情報記憶装
置は装置自体が盗難された場合については無防備であっ
た。そのため、システム全体の信頼性を低下させる原因
ともなっている。(b) Prior art and its drawbacks Conventionally, for example, in a credit card system, a PIN input device encrypts the input PIN and sends it to a transaction processing device, etc., but the encryption data used for this encryption is , data that requires extremely confidentiality;
It is necessary to prevent it from being easily read. However, conventional secret information storage devices that store such secret information are vulnerable to theft. Therefore, this is a cause of lowering the reliability of the entire system.
(C)発明の目的
この発明の目的は、秘密情報を記憶する装置自体が盗難
されても、その装置に格納されている秘密情報を読み出
すことを不可能にした秘密情報記憶装置を提供すること
にある。(C) Purpose of the Invention The purpose of the present invention is to provide a secret information storage device that makes it impossible to read out the secret information stored in the device even if the device itself that stores the secret information is stolen. It is in.
(d1発明の構成および効果
この発明は、秘密情報を記憶する記憶手段と、この記憶
手段全体を格納する容器と、この容器の開閉部付近に配
置した光検出器と、この検出器の光検出によって、前記
記憶手段の記憶内容を破壊する手段とを備えたことを特
徴とする。(d1 Structure and effect of the invention) This invention comprises a storage means for storing secret information, a container for storing the entire storage means, a photodetector disposed near an opening/closing part of the container, and a photodetector for detecting light of the detector. and means for destroying the stored contents of the storage means.
この発明によれば、秘密情報を記憶する装置の容器を開
けた場合に、容器内に入射される光を検知し、その時点
で秘密情報を破壊するため、実質的に秘密情報を読み出
すことを禁止することができる。According to this invention, when the container of a device that stores confidential information is opened, the light entering the container is detected and the confidential information is destroyed at that point, so it is virtually impossible to read out the confidential information. Can be prohibited.
tel実施例
第1図はこの発明の実施例であるクレジットカード処理
システムのブロック図である。TELE EMBODIMENT FIG. 1 is a block diagram of a credit card processing system which is an embodiment of the present invention.
10は取引処理装置、20は暗証番号入力装置であり、
再装置はケーブルで接続されている。取引処理装置10
はタレジットカードによる取引を行う装置である。オペ
レータは取引処理装置10のカードリーダ11で顧客の
クレジットカードのカードデータを読み込ませ、暗証番
号入力装置20を顧客に手渡す。顧客はこの暗証番号入
力装置のキーボード22から暗証番号を入力する。暗証
番号入力装置20は入力された暗証番号を暗号化した後
、取引処理装置lOへ送信する。取引処理装置10はこ
の暗号化された暗証番号を受信し、先に読み取ったカー
ドデータと合わせて電話回線を通じてセンタへ送信する
。これによってクレジットカードの照合が行われる。10 is a transaction processing device, 20 is a password input device,
Re-equipment is connected by cable. Transaction processing device 10
is a device that performs transactions using credit cards. The operator causes the card reader 11 of the transaction processing device 10 to read the card data of the customer's credit card, and hands the password input device 20 to the customer. The customer inputs the password from the keyboard 22 of the password input device. The password input device 20 encrypts the input password and then transmits it to the transaction processing device IO. The transaction processing device 10 receives this encrypted personal identification number and transmits it to the center via the telephone line together with the previously read card data. This allows credit card verification.
第2図は暗証番号入力装置のブロック図を示すディスプ
レイ23はLED (発光ダイオード)であり、点灯し
ているときは暗証番号の入力が可能であることを示す。FIG. 2 shows a block diagram of a password input device. The display 23 is an LED (light emitting diode), and when it is lit, it indicates that the password can be entered.
この点灯状態のとき、キーボード22から入力された暗
証番号はCPU21によってROM25のプログラムに
したがってRAM26に記憶するとともに、RAM26
に記憶されている暗号化用データを用いて暗号化する。In this lighting state, the password entered from the keyboard 22 is stored in the RAM 26 by the CPU 21 according to the program in the ROM 25.
Encrypt using the encryption data stored in .
次にキーボード22のENTキーが顧客により操作され
ると、暗号化された暗証番号はシリアル伝送制御部24
によってシリアルデータとして取引処理装置10へ出力
される。Next, when the customer operates the ENT key on the keyboard 22, the encrypted password is transferred to the serial transmission control unit 24.
is output to the transaction processing device 10 as serial data.
光検出部27は暗証番号入力装置の容器が開かれた時に
外部から入射する光を検出して、その検出信号をCPU
へ出力するためのものである。CPUはこの検出信号に
よってROMに記憶されている所定のプログラムを実行
し、RAM26のデータをクリアする。これによってR
AM26に記憶されていた秘密データを破壊する。The light detection unit 27 detects light incident from the outside when the container of the PIN input device is opened, and sends the detection signal to the CPU.
This is for outputting to. The CPU executes a predetermined program stored in the ROM based on this detection signal, and clears the data in the RAM 26. This allows R
Destroy the secret data stored in AM26.
第3図は暗証番号入力装置の容器の開閉部付近に配置さ
れた光検出器を示すものである。両図において29は上
部キャビネット、30は下部キャビネット、28は配線
基板、27はフォトダイオード等の光検出器である。(
A)に示すように通常上部キャビネットと下部キャビネ
ットは閉じた状態であり、光検出器27は外部からの光
に対して遮光されている。上部キャビネット29を開け
た場合(B)に示すように下部キャビネットとの隙間か
ら外部光が入射し、光検出器27は外部光が一定値以上
の照度であれば、光を検出したことを表す信号をCPU
へ出力する。FIG. 3 shows a photodetector placed near the opening/closing part of the container of the password input device. In both figures, 29 is an upper cabinet, 30 is a lower cabinet, 28 is a wiring board, and 27 is a photodetector such as a photodiode. (
As shown in A), the upper cabinet and the lower cabinet are normally in a closed state, and the photodetector 27 is shielded from light from the outside. When the upper cabinet 29 is opened, external light enters from the gap with the lower cabinet as shown in (B), and the photodetector 27 indicates that the light has been detected if the illuminance of the external light is above a certain value. signal to CPU
Output to.
第4図は前記RAMのメモリマツプを示す図である。FIG. 4 is a diagram showing a memory map of the RAM.
エリアM1は暗証番号を暗号化するための暗号化用デー
タであり、この内容は暗証番号入力装置を用いる前に既
に定められている。エリアM2はキーボード22から入
力された暗証番号を暗号化したものである。エリアM3
は各種レジスタやフラグ等暗号化のための処理やその他
の処理として用いられるワーキングエリアである。Area M1 is encryption data for encrypting the password, the contents of which are already determined before using the password input device. Area M2 is an encrypted password entered from the keyboard 22. Area M3
is a working area used for processing various registers, flags, etc. for encryption and other processing.
第5図および第6図は前記暗証番号入力装置の処理手順
を示すフローチャートである。FIGS. 5 and 6 are flowcharts showing the processing procedure of the personal identification number input device.
第5図は通常の動作の手順であり、まずステップn1に
て前記取引処理装置から何らかの命令があるかどうか判
別する。何らかの命令があれば、ステップn2にて受信
処理を行い、ステップn3にて対応する処理を実行する
。ステップn4にて前記キーボード22から何らかのキ
ー人力があるかどうか判別する。キー人力があればステ
ップn5にてそのキーを判別するための処理を行う。押
されたキーが数字キーであれば、ステップn6にてこれ
が判別され、n7にてその数字キーに相当する数字コー
ドをインプットバッファIBに入力する。更にそのイン
プットバッファの内容を暗号化して前記第4図エリアM
2にストアする。このような数字キーの操作によって複
数桁の暗証番号が暗号化されストアされる。その後、E
NTキーが操作されたなら、ステップnllにてこれが
判別され、ステップn12にて前記暗号化された暗証番
号が前記取引処理装置10へ送信する。尚ステップnl
oはクリアキー(CLキー)の操作に相当する処理であ
り、クリアキーが押された場合暗証番号がクリアされる
。尚、ステップn13は取引処理装置からの受信或いは
キーボードからのキー人力を待つ間の他の処理である。FIG. 5 shows the normal operation procedure. First, in step n1, it is determined whether there is any command from the transaction processing device. If there is any command, reception processing is performed at step n2, and corresponding processing is executed at step n3. At step n4, it is determined whether there is any key force on the keyboard 22. If there is human power for the key, processing for determining the key is performed in step n5. If the pressed key is a numeric key, this is determined in step n6, and the numeric code corresponding to the numeric key is input into the input buffer IB in step n7. Furthermore, the contents of the input buffer are encrypted and transferred to the area M in FIG.
Store in 2. By operating the numeric keys in this way, a multi-digit password is encrypted and stored. After that, E
If the NT key has been operated, this is determined in step nll, and the encrypted personal identification number is transmitted to the transaction processing device 10 in step n12. Furthermore step nl
o is a process corresponding to the operation of the clear key (CL key), and when the clear key is pressed, the password is cleared. Incidentally, step n13 is another process while waiting for reception from the transaction processing device or key input from the keyboard.
第6図は前記光検出器からの検出出力があった場合にC
PUが行う割り込み処理についてのフローチャートであ
る。この割り込み処理は前記第5図で示した処理のうち
いずれのステップにあってもこの割り込みに移る。まず
ステップn20にてアドレスレジスタADに前記RAM
の最下位アドレスLAを設定する。ステップn21にて
アドレスADで示されるRAMの内容にOOを書き込む
。ステップn23にて現在の指定しているアドレスが前
記RAMの最上位アドレスレジスタであるかどうか判別
する。未満であればステップn22にてアドレスレジス
タADをインクリメントし、n21へ戻る。即ちこの処
理によって前記RAMの最下位アドレスから最上位アド
レスまでのメモリの内容即ちRAMの全内容にデータ0
0が書き込まれることになる。その後ステップn24に
てRAMの内容を全てクリアしたことを示すメツセージ
を前記取引処理装置へ送信する。勿論暗証番号入力装置
が取引処理から物理的に切断されている場合はこのメツ
セージ出力は無意味であるが、秘密情報の読み出しは確
実に不可能となる。Figure 6 shows C when there is a detection output from the photodetector.
It is a flowchart about interrupt processing performed by PU. This interrupt processing is executed at any step of the processing shown in FIG. 5 above. First, in step n20, the RAM is stored in the address register AD.
Set the lowest address LA. At step n21, OO is written to the contents of the RAM indicated by address AD. At step n23, it is determined whether the currently designated address is the highest address register of the RAM. If it is less than that, the address register AD is incremented in step n22 and the process returns to n21. That is, by this process, the memory contents from the lowest address to the highest address of the RAM, that is, the entire contents of the RAM, are filled with data 0.
0 will be written. Thereafter, in step n24, a message indicating that all contents of the RAM have been cleared is transmitted to the transaction processing device. Of course, if the PIN input device is physically disconnected from transaction processing, outputting this message is meaningless, but reading out the secret information is definitely impossible.
〈他の実施例〉
上記実施例はRAMに何らかのデータを書き込むことに
よってその内容を破壊する方式であったが、他の方法と
してRAMに供給する電源を強制的に遮断することによ
ってその記憶内容を破壊する方法がある。第7図はその
例について示すものである。図において26はRAMで
あり、vCCがその電源入力端子である。31は電源電
圧VCCを供給或いは遮断するためのスイッチング用の
PチャンネルMO3)ランジスタである。信号SはCP
Uから出力されるものであり、通常Lowレベルであり
、通常は前記MO3)ランジスタ31がオンされている
。32はNチャンネルMO3であり、前記31とC−M
O3構成となっている。即ち通常32はオフ状態である
。35はバックアップ用の電池である。ダイオード33
.34は逆流防止用のものである。cpuが前記光検出
器からの検出信号を判別すれば、信号SをHighレベ
ルとする。このため31はオフ、32はオンする。結果
としてRAMの電源端子VCCはGNDレベルとなり、
その記憶されている内容は破壊されることになる。<Other Embodiments> The above embodiment was a method of destroying the contents by writing some data to the RAM, but another method is to forcibly cut off the power supply to the RAM to destroy the stored contents. There is a way to destroy it. FIG. 7 shows an example of this. In the figure, 26 is a RAM, and vCC is its power input terminal. 31 is a switching P-channel MO3 transistor for supplying or cutting off the power supply voltage VCC. Signal S is CP
It is output from U and is normally at a low level, and normally the MO3) transistor 31 is turned on. 32 is an N-channel MO3, and the above 31 and C-M
It has an O3 configuration. That is, normally 32 is in an off state. 35 is a backup battery. diode 33
.. 34 is for backflow prevention. If the CPU determines the detection signal from the photodetector, it sets the signal S to High level. Therefore, 31 is turned off and 32 is turned on. As a result, the RAM power supply terminal VCC becomes GND level,
The stored contents will be destroyed.
尚、アドレスバス、データバス、チップセレクト リー
ドライトの各信号が何れの状態にあっても、電源電圧が
GNDレベルとなれば、その記憶内容は破壊される。Incidentally, no matter what state the address bus, data bus, chip select read/write signals are in, if the power supply voltage reaches the GND level, the stored contents will be destroyed.
第1図はこの発明の実施例であるクレジットカード処理
システムの構成を示す図、第2図は暗証番号入力装置の
ブロック図、第3図は暗証番号入力装置の容器の開閉部
付近の断面図、第4図は前記暗証番号入力装置内のRA
Mのメモリマツプを示す図、第5図は前記暗証番号入力
装置の処理手順を示すフローチャート、第6図は前記暗
証番号入力装置の割り込み処理の手順を示すフローチャ
ート、第7図は他の実施例であるRAMの周辺の回路図
である。Fig. 1 is a diagram showing the configuration of a credit card processing system that is an embodiment of the present invention, Fig. 2 is a block diagram of a PIN input device, and Fig. 3 is a sectional view of the vicinity of the opening/closing part of the container of the PIN input device. , FIG. 4 shows the RA in the PIN input device.
FIG. 5 is a flowchart showing the processing procedure of the PIN input device, FIG. 6 is a flowchart showing the interrupt processing procedure of the PIN input device, and FIG. 7 is another embodiment. It is a circuit diagram around a certain RAM.
Claims (4)
体を格納する容器と、この容器の開閉部付近に配置した
光検出器と、この検出器の光検出によって、前記記憶手
段の記憶内容を破壊する手段と、を備えたことを特徴と
する秘密情報記憶装置。(1) A storage means for storing secret information, a container for storing the entire storage means, a photodetector placed near the opening/closing part of the container, and the storage contents of the storage means are detected by light detection by the detector. A secret information storage device characterized by comprising a means for destroying the.
めの暗号化用データを記憶する特許請求の範囲第1項記
載の秘密情報記憶装置。(2) The secret information storage device according to claim 1, wherein the storage means stores encryption data for encrypting input information.
記憶内容破壊手段は、前記揮発性メモリの供給電源を遮
断するものである特許請求の範囲第1項または第2項記
載の秘密情報記憶装置。(3) The secret information according to claim 1 or 2, wherein the storage means is constituted by a volatile memory, and the storage content destruction means cuts off the power supply to the volatile memory. Storage device.
記記憶内容破壊手段は、前記不揮発性メモリに特定デー
タを書き込む手段より構成される特許請求の範囲第1項
または第2項記載の秘密情報記憶装置。(4) The secret according to claim 1 or 2, wherein the storage means is constituted by a non-volatile memory, and the storage content destruction means is constituted by means for writing specific data into the non-volatile memory. Information storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6979385A JPS61228569A (en) | 1985-04-02 | 1985-04-02 | Secret information memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6979385A JPS61228569A (en) | 1985-04-02 | 1985-04-02 | Secret information memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228569A true JPS61228569A (en) | 1986-10-11 |
Family
ID=13412977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6979385A Pending JPS61228569A (en) | 1985-04-02 | 1985-04-02 | Secret information memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228569A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016516230A (en) * | 2013-03-05 | 2016-06-02 | ウインコール ニックスドルフ インターナショナル ゲーエムベーハーWincor Nixdorf International GmbH | Highly reliable terminal platform |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048555A (en) * | 1983-08-25 | 1985-03-16 | Fujitsu Kiden Ltd | Security system of magnetic card read-write device |
-
1985
- 1985-04-02 JP JP6979385A patent/JPS61228569A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048555A (en) * | 1983-08-25 | 1985-03-16 | Fujitsu Kiden Ltd | Security system of magnetic card read-write device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016516230A (en) * | 2013-03-05 | 2016-06-02 | ウインコール ニックスドルフ インターナショナル ゲーエムベーハーWincor Nixdorf International GmbH | Highly reliable terminal platform |
| US11088840B2 (en) | 2013-03-05 | 2021-08-10 | Wincor Nixdorf International Gmbh | Trusted terminal platform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0743602B1 (en) | Circuit device for function usage control in an integrated circuit | |
| AU626331B2 (en) | System for collating personal identification number | |
| US6371376B1 (en) | PCMCIA card with secure smart card reader | |
| CA2120665A1 (en) | Personal Date/Time Notary Device | |
| GB2004394B (en) | Portable data carrier provided with a microprocessor and a programmable read-only memory | |
| US6279825B1 (en) | Electronic transaction terminal for preventing theft of sensitive information | |
| IES960815A2 (en) | Computer keyboard with integral encoded device reader | |
| JPS5947646A (en) | Computer data processing apparatus and method | |
| US20040117639A1 (en) | Secure driver | |
| JP2000155876A (en) | Burglarproof device | |
| US20030137887A1 (en) | Memory card | |
| US6283369B1 (en) | IC card system and method for securing the system | |
| US20030074572A1 (en) | Battery enclosing encryption key | |
| JPS63293637A (en) | Data protecting microcomputer | |
| JPS61228569A (en) | Secret information memory device | |
| US20020169989A1 (en) | Method and apparatus for access security in computers | |
| JP2004021581A (en) | Guide device and guide method for flash memory system | |
| US20090055660A1 (en) | Security flash memory, data encryption device and method for accessing security flash memory | |
| JP2000047946A (en) | Integrated circuit device | |
| JPS60160492A (en) | Ic card | |
| JP2677342B2 (en) | Portable semiconductor memory device system | |
| KR200334484Y1 (en) | Security apparatus of input device for atm | |
| JP2507588B2 (en) | Portable semiconductor memory device | |
| US20070116279A1 (en) | Secure terminal | |
| EP1251420B1 (en) | Method and apparatus for access security in computers |