JPS6123345A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6123345A JPS6123345A JP59142377A JP14237784A JPS6123345A JP S6123345 A JPS6123345 A JP S6123345A JP 59142377 A JP59142377 A JP 59142377A JP 14237784 A JP14237784 A JP 14237784A JP S6123345 A JPS6123345 A JP S6123345A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- semiconductor device
- connecting material
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/17—Containers or parts thereof characterised by their materials
- H10W76/18—Insulating materials, e.g. resins, glasses or ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術野分〕
本発明はリードの電気特性に関し、半導体装置の信頼性
向上に適用して有効な技術に関するものである。
向上に適用して有効な技術に関するものである。
高集積度のペレットを搭載してなる半導体装置に高速演
算を行なわせた場合、該ペレットに大量の熱が発生し、
核熱によりペレットが昇温するため、演算の誤動作等の
信頼性低下を来す大きな原因となる。
算を行なわせた場合、該ペレットに大量の熱が発生し、
核熱によりペレットが昇温するため、演算の誤動作等の
信頼性低下を来す大きな原因となる。
前記のような半導体装置のパッケージ基板に適用して極
めて有効な材料に高熱伝導性のシリコンカーバイドを主
成分とする焼結体（たとえば、特開昭５７−２５９１号
公報に記載。以下、単にシリコンカーバイドとも言う。
めて有効な材料に高熱伝導性のシリコンカーバイドを主
成分とする焼結体（たとえば、特開昭５７−２５９１号
公報に記載。以下、単にシリコンカーバイドとも言う。
）がある。
一方、前記シリコンカーバイドを基板材料として、いわ
ゆるフラットパッケージ型半導体装置を形成する場合、
該基板とキャップとを低融点ガラスを介してパッケージ
内部を封止するとともに該低融点ガラスに外部端子であ
るリードを、その−部を埋設して固定することによって
行なうことができる。
ゆるフラットパッケージ型半導体装置を形成する場合、
該基板とキャップとを低融点ガラスを介してパッケージ
内部を封止するとともに該低融点ガラスに外部端子であ
るリードを、その−部を埋設して固定することによって
行なうことができる。
ところが、前記のようにリードを低融恵方ラスに埋設す
る場合、該ガラスの比誘電率が大きいため、隣接するリ
ード間で、いわゆるクロストーク現象が生じるという問
題がある。そして、このクロストーク現象は、前記のよ
うな、高集積度ペレットを搭載する多数のリードを備え
ている半導体装置においては、そのリード間隔が非常に
狭いため、大きな問題となることが１本発明者により見
い出された。
る場合、該ガラスの比誘電率が大きいため、隣接するリ
ード間で、いわゆるクロストーク現象が生じるという問
題がある。そして、このクロストーク現象は、前記のよ
うな、高集積度ペレットを搭載する多数のリードを備え
ている半導体装置においては、そのリード間隔が非常に
狭いため、大きな問題となることが１本発明者により見
い出された。
本発明の目的は、高速演算可能な高集積度の大型ペレッ
トを搭載してなる半導体装置の信頼性向上に適用して有
効な技術を提供することにある。
トを搭載してなる半導体装置の信頼性向上に適用して有
効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、基板とパッケージ上部とが接合機で取り付け
られ、該接合機にその一部を埋設してリードが固定され
てなる半導体装置について、少なくとも基板を高熱伝導
性セラミックで形成し、ペレットから発生する大量の熱
を該基板を介して効率良く外部へ放散せしめることを確
保するとともに、前記接合材として比誘電率の小さい月
料を使用することにより、該接合材に微小間隔で埋設さ
れているリード間の電気容量を低減でき、該リード間に
生じるクロストーク現象等の誤動作を防止することがで
きることより、前記目的を達成するものである。
られ、該接合機にその一部を埋設してリードが固定され
てなる半導体装置について、少なくとも基板を高熱伝導
性セラミックで形成し、ペレットから発生する大量の熱
を該基板を介して効率良く外部へ放散せしめることを確
保するとともに、前記接合材として比誘電率の小さい月
料を使用することにより、該接合材に微小間隔で埋設さ
れているリード間の電気容量を低減でき、該リード間に
生じるクロストーク現象等の誤動作を防止することがで
きることより、前記目的を達成するものである。
〔実施例１〕
第１図は、本発明により実施例１である、いわゆるフラ
ットパッケージ型半導体装置を、そのほぼ中心を切る面
における断面図で示したものである。
ットパッケージ型半導体装置を、そのほぼ中心を切る面
における断面図で示したものである。
本実施例】の半導体装置は、シリコンカーバイドを主成
分とする材料で基板１が形成され、該基板１のほぼ中央
にはペレット２が金−シリコン共晶３で取り付けられ、
また該基板１周囲にはポリイミド樹脂かなる接合機４で
パッケージ上部であるムライトからなるキャップ５が取
り付けられてパッケージ内部を封止すると同時に、該接
合機４中に外部端子であるリード６がその一部を埋設し
た状態で固定され、さらに該リード６の内端部と前記ペ
レッ、１〜２のポンディングパッドとが金のワイヤ７で
電気的に接続されて形成されてなるものである。
分とする材料で基板１が形成され、該基板１のほぼ中央
にはペレット２が金−シリコン共晶３で取り付けられ、
また該基板１周囲にはポリイミド樹脂かなる接合機４で
パッケージ上部であるムライトからなるキャップ５が取
り付けられてパッケージ内部を封止すると同時に、該接
合機４中に外部端子であるリード６がその一部を埋設し
た状態で固定され、さらに該リード６の内端部と前記ペ
レッ、１〜２のポンディングパッドとが金のワイヤ７で
電気的に接続されて形成されてなるものである。
以上の如く、本実施例１の半導体装置は、そのパッケー
ジ基板が、極めて熱伝導性に優れたシリコンカーバイド
で形成されているため、演算時に大量の発熱を伴なう高
速演算可能な高集積度ペレットを搭載する場合でも、発
生した熱を速やかにパッケージ外へ逃がしてやることが
できるものである。そして、基板１真面にヒートシンク
を取り付けることにより、放熱効果を一段と向上させる
ことができるので、前記のように発熱旦の大きなペレッ
トで大型のものでも搭載が可能となる。
ジ基板が、極めて熱伝導性に優れたシリコンカーバイド
で形成されているため、演算時に大量の発熱を伴なう高
速演算可能な高集積度ペレットを搭載する場合でも、発
生した熱を速やかにパッケージ外へ逃がしてやることが
できるものである。そして、基板１真面にヒートシンク
を取り付けることにより、放熱効果を一段と向上させる
ことができるので、前記のように発熱旦の大きなペレッ
トで大型のものでも搭載が可能となる。
その上、パッケージの小型化の要請の下、前記高集積度
ペレット２を搭載する場合、必然的にリード間隔が狭く
なり、隣接リード間のクロストーク現象が問題となるが
１本実施例１の如くリードが比誘電率が小さいポリイミ
ド樹脂を挟在した状態で固定されている場合、前記問題
に関しても有効に対策できるものである。
ペレット２を搭載する場合、必然的にリード間隔が狭く
なり、隣接リード間のクロストーク現象が問題となるが
１本実施例１の如くリードが比誘電率が小さいポリイミ
ド樹脂を挟在した状態で固定されている場合、前記問題
に関しても有効に対策できるものである。
本実施例１の半導体装置は、基板１上面にペレット２を
取り付けた後、ポツティングにてポリイミド樹脂を基板
１周囲にリードを覆うように被着し、加熱して仮固定を
行ない、続いてワイヤボンディングにて電気的接続を行
なった後、さらにポリイミド樹脂をボッティングにて被
着し、その上にキャップ５を載置した状態で加熱処理を
行なうことにより、完成されるものである。
取り付けた後、ポツティングにてポリイミド樹脂を基板
１周囲にリードを覆うように被着し、加熱して仮固定を
行ない、続いてワイヤボンディングにて電気的接続を行
なった後、さらにポリイミド樹脂をボッティングにて被
着し、その上にキャップ５を載置した状態で加熱処理を
行なうことにより、完成されるものである。
〔実施例２〕
本発明による実施例２である半導体装置は、前記実施例
１とほぼ同一のものであり、基板１とキャップ５の取り
付は方法に若干の違いがあるのみである。
１とほぼ同一のものであり、基板１とキャップ５の取り
付は方法に若干の違いがあるのみである。
第２図は、本実施例２の半導体装置の接合部を第１図に
おけるｎ−ｎ切断面に相当する位置における部分断面図
で示したものである。
おけるｎ−ｎ切断面に相当する位置における部分断面図
で示したものである。
すなわち、本実施例２においては、基板ｌの」二面にポ
リイミドシートからなる下層接合機４ａが被着され、該
接合機４ａ上にはリード６が所定間隔で左右方向に配列
されて、その上に同じくポリイミドからなる上層接合機
４が該リード６間を充たすように被覆され、その接合機
４上面にキャップ５が接合されてなるものである。
リイミドシートからなる下層接合機４ａが被着され、該
接合機４ａ上にはリード６が所定間隔で左右方向に配列
されて、その上に同じくポリイミドからなる上層接合機
４が該リード６間を充たすように被覆され、その接合機
４上面にキャップ５が接合されてなるものである。
本実施例２の半導体装置は、予め基板１上にポリイミド
樹脂からなるシート状接合機４ａ上にリードフレームを
接合して仮固定した後、接合機４をポツティングにてそ
の上に被覆し、さらにキャップ５をその」二の載置して
加熱処理することによりパッケージの封止とリードの固
定とを完成するものである。
樹脂からなるシート状接合機４ａ上にリードフレームを
接合して仮固定した後、接合機４をポツティングにてそ
の上に被覆し、さらにキャップ５をその」二の載置して
加熱処理することによりパッケージの封止とリードの固
定とを完成するものである。
このようにシート状接合機４ａを使用することにより、
封止工程の画一化を図ることが可能となる。
封止工程の画一化を図ることが可能となる。
（１）パッケージ基板とパッケージ上部とが接合機で取
り付けられ、該接合機にリードがその一部を埋設して固
定されてなる半導体装置について、少なくとも、基板を
高熱伝導性セラミックで形成することにより、発熱量の
大きな高速演算用高集積度ペレットを搭載しても、該基
板を通して熱を容易にパッケージ外へ放散させることが
できるので、前記ペレットを搭載する信頼性の高い半導
体装置を提供できる。
り付けられ、該接合機にリードがその一部を埋設して固
定されてなる半導体装置について、少なくとも、基板を
高熱伝導性セラミックで形成することにより、発熱量の
大きな高速演算用高集積度ペレットを搭載しても、該基
板を通して熱を容易にパッケージ外へ放散させることが
できるので、前記ペレットを搭載する信頼性の高い半導
体装置を提供できる。
（２）前記（１）に示す半導体装置の接合機として比誘
電率が小さい材料を使用することにより、該接合機に埋
設されている隣接する端子間の電気容量を減少させるこ
とができる。
電率が小さい材料を使用することにより、該接合機に埋
設されている隣接する端子間の電気容量を減少させるこ
とができる。
（３）前記（２）により、外部端子間隔を狭くしてもク
ロストーク等の誤作動を防止することができるので、高
集積度の大型ペレットを搭載する小型パッケージからな
る、信頼性の高い半導体装置を提供することができる。
ロストーク等の誤作動を防止することができるので、高
集積度の大型ペレットを搭載する小型パッケージからな
る、信頼性の高い半導体装置を提供することができる。
（４）前記（１）、（２）および（３）により、小型パ
ッケージに高集積度の大型ペレットが搭載されてなる、
信頼性の高い高速演算可能な半導体装置を提供すること
ができる。
ッケージに高集積度の大型ペレットが搭載されてなる、
信頼性の高い高速演算可能な半導体装置を提供すること
ができる。
（５）パッケージ基板をシリコンカーバイドまたはそれ
を主成分とする材料で形成することにより、極めて放熱
性に優れた半導体装置を製造することができる。
を主成分とする材料で形成することにより、極めて放熱
性に優れた半導体装置を製造することができる。
（６）接合機としてポリイミド樹脂を用いることにより
、外部端子間の電Ｉ量゛が極めて小さい半導体装置を製
造することができる。
、外部端子間の電Ｉ量゛が極めて小さい半導体装置を製
造することができる。
（７）接合機としてシリコーンゴムを使用することによ
り、耐水性をも備えた半導体装置を製造することができ
る。
り、耐水性をも備えた半導体装置を製造することができ
る。
（８）フィルム状接電機を用い、るこ：とにより、半導
体装置の製造工程の合理化を如碑成でき机以上の発明者
によってなされル発明を実嵐例に □基づき具体的に説
明したが１本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
体装置の製造工程の合理化を如碑成でき机以上の発明者
によってなされル発明を実嵐例に □基づき具体的に説
明したが１本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
たとえば、比誘電率が小さい接合機としてポリイミド樹
脂について説明したが、これに限るものでなくシリコー
ンゴム等のシリコーン系接着剤、その他同目的に使用し
得るものであれば如何なるものであっても良いことは言
うまでもない。
脂について説明したが、これに限るものでなくシリコー
ンゴム等のシリコーン系接着剤、その他同目的に使用し
得るものであれば如何なるものであっても良いことは言
うまでもない。
また、パッケージ上部としてキャップのみについて示し
たが、基板上に接合機を介してキャビティ形成用枠体を
取り付け、該枠体の上にキャップを取り付けて封止して
なる半導体装置であっても同様に適用、できること、は
言うまでもない。
たが、基板上に接合機を介してキャビティ形成用枠体を
取り付け、該枠体の上にキャップを取り付けて封止して
なる半導体装置であっても同様に適用、できること、は
言うまでもない。
さらに、キャッ′プ材゛料としてはムライトのみを示し
たが、基板同様にシリコンカーバイドであっても、他の
セラミック材料または樹脂材料であっても、同様に適用
できるものである。
たが、基板同様にシリコンカーバイドであっても、他の
セラミック材料または樹脂材料であっても、同様に適用
できるものである。
〔利用分野）
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるセラミックを用いた
フラットパッケージからなる半導体装置に適用した場合
について説明したが、それに限定されるものではなく、
たとえば、接合機に埋設されてなる電極を備えてなる半
導体装置であれば種々のものに有効に適用できるもので
きるものである。
をその背景となった利用分野であるセラミックを用いた
フラットパッケージからなる半導体装置に適用した場合
について説明したが、それに限定されるものではなく、
たとえば、接合機に埋設されてなる電極を備えてなる半
導体装置であれば種々のものに有効に適用できるもので
きるものである。
第１図は、本発明により実施例１である半導体装置を示
す断面図、 第２図は、本発明による実施例２である半導体装置のパ
ッケージ接合部を示す分波大断面図である。 ｌ・・・基板、２・・・ペレット、３・・・金−シリコ
ン共晶、４，４ａ・・・接合機、５・・・キャップ、６
・・・リード、７・・・ワイヤ。
す断面図、 第２図は、本発明による実施例２である半導体装置のパ
ッケージ接合部を示す分波大断面図である。 ｌ・・・基板、２・・・ペレット、３・・・金−シリコ
ン共晶、４，４ａ・・・接合機、５・・・キャップ、６
・・・リード、７・・・ワイヤ。
Claims (1)
- 【特許請求の範囲】 １、少なくともパッケージ基板が高熱伝導性セラミック
で形成され、該基板とパッケージ上部とが接合材で取り
付けられ、さらに該接合機にその一部を埋設してリード
が固定されてなる半導体装置において、接合機が比誘電
率の小さい物質であることを特徴とする半導体装置。 ２、パッケージ基板が、シリコンカーバイドを主成分と
する材料で形成されていることを特徴とする特許請求の
範囲第１項記載の半導体装置。 ３、接合機が、ポリイミド樹脂であることを特徴とする
特許請求の範囲第１項記載の半導体装置。 ４、接合機がシリコーンゴムであることを特徴とする特
許請求の範囲第１項記載の半導体装置。 ５、パッケージ上部が、シリコンカーバイドで形成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142377A JPS6123345A (ja) | 1984-07-11 | 1984-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142377A JPS6123345A (ja) | 1984-07-11 | 1984-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123345A true JPS6123345A (ja) | 1986-01-31 |
Family
ID=15313959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142377A Pending JPS6123345A (ja) | 1984-07-11 | 1984-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140384A (en) * | 1990-06-14 | 1992-08-18 | Rohm Co., Ltd. | Semiconductor laser device mounted on a stem |
-
1984
- 1984-07-11 JP JP59142377A patent/JPS6123345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140384A (en) * | 1990-06-14 | 1992-08-18 | Rohm Co., Ltd. | Semiconductor laser device mounted on a stem |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010546B1 (ko) | 반도체장치 | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US4620215A (en) | Integrated circuit packaging systems with double surface heat dissipation | |
| US20220102249A1 (en) | Dual side cooling power module and manufacturing method of the same | |
| JPH0777258B2 (ja) | 半導体装置 | |
| US20220302036A1 (en) | Manufacturing method of semiconductor device | |
| JPS6221249A (ja) | 半導体装置 | |
| JP2828358B2 (ja) | 半導体放熱構造 | |
| JPS63239826A (ja) | 半導体装置 | |
| JPS6123345A (ja) | 半導体装置 | |
| JPS6220707B2 (ja) | ||
| JPS6129162A (ja) | 半導体装置 | |
| JPS61194735A (ja) | 半導体装置 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| KR940011379B1 (ko) | 반도체장치의 제조방법 | |
| JPS61171153A (ja) | 半導体装置 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH04245459A (ja) | 半導体装置 | |
| JP2707984B2 (ja) | 半導体装置 | |
| JPH0462948A (ja) | 半導体装置 | |
| WO2023175861A1 (ja) | 半導体装置 | |
| JPS60110145A (ja) | 樹脂封止型半導体装置 | |
| JPH039334Y2 (ja) | ||
| JP2007042702A (ja) | 半導体装置 | |
| JPH0294458A (ja) | 樹脂封止型半導体装置 |