JPS61235891A - 表示制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、表示制御技術に関し、例えばドツトマトリ
ックス方式の液晶表示装置を制御駆動する液晶表示コン
トローラドライバに利用して有効な技術に関する。

［背景技術］ ドツトマトリックス方式の液晶表示装置を制御駆動する
ＬＳＩ（大規模集積回路）化された液晶表示コントロー
ラドライバ（以下液晶コントローラと称する）として、
例えば、内部に表示データをコードとして格納する表示
データＲＡＭ　（ランダム・アクセス・メモリ）と、こ
の表示データＲＡＭから読み出されたコードに基づいて
表示パタ　−−ンを形成するキャラクタ・ジェネレータ
ＲＯＭ（リード・オンリ・メモリ）を有し、このキャラ
クタ・ジェネレータＲＯＭから読み出されたパラレルデ
ータをシリアルデータに変換して液晶駆動回路に送って
液晶表示装置の表示パネルに表示させるようにされたも
のがある（［株］日立製作所が昭和５８年３月に発行し
た「日立ＭＯ３ＬＳＩデータブックＬＣＤドライバＬＳ
　ＩＪ第５２頁〜第８５頁参照）。

しかしながら、従来の液晶コントローラは白地に黒色の
ドツトで文字等を表示させるようになっており、黒地に
白色のドツトで文字を表示する白黒反転文字を表示させ
るには、複雑な外付は回路が必要になるという不都合が
あった。

［発明の目的］ この発明の目的は、簡単なハードウェアの付加により表
示データ用メモリに格納された表示データを変えること
なく、容易にかつ自由に白黒反転文字を表示させること
ができるような表示制御技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、表示データがコードとしぞ格納されるＲＡＭ
に、例えば各文字コードごとに、正常文字か反転文字か
を指定する付加ビットを設けて、表示駆動の際には文字
コードとともにこの付加ビットを読み出して、それと上
記文字コードによりキャラクタ・ジェネレータＲＯＭか
ら読み出された信号との排他的論理和をとるようにする
ことによって、簡単なハードウェアの付加により表示デ
ータ用ＲＡＭに格納された表示データを変えることなく
、容易にかつ自由に白黒反転文字を表示させることがで
きるようにするという上記目的を達成するものである。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には、本発明を液晶コントローラＬＳＩに適用し
た場合の一実施例が示されている。

特に制限されないが、図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

半導体チップＡには、外部から内部回路に対する電源電
圧Ｖｃｃと接地電位ＧＮＤが印加されるとともに、内部
のクロック信号を形成するための発振信号○ＳＣ１，０
５Ｃ２や液晶表示駆動用電源ｖ１〜ｖ５が供給されるよ
うになっている。

第１図において、回路符号ＩＲで示されているのは、入
出力バッファＩＯＢを介して外部のマイクロプロセッサ
から液晶コントローラに供給される命令を保持するイン
ストラクション・レジスタである。インストラクション
・レジスタＩＲに保持された命令は、インストラクショ
ン・デコーダＩＤによってデコードされ、″書込み１１
　、１１表示シフト″′、″表示クリア″等の種々の命
令に対応した内部制御信号を形成する。

回路符号ＡＣで示さけているのは、データ書込み時に書
込み位置を示すアドレスが設定されるアドレス・カウン
タである。このアドレス・カウンタＡＣには、インスト
ラクション・レジスタＩＲおよびインストラクション・
デコータＩＤを介して、命令とセットされた書込みアド
レスが設定されるようにされている。

回路符号ＤＲで示されているのは、人出力バッファＩＯ
Ｂを介してマイクロプロセッサから供給される書込みデ
ータ等を保持するデータ・レジスタである。このデータ
・レジスタＤＲに保持されたデータは、内部バスＢＵＳ
を介して後述の表示データＲＡＭやキャラクタ・ジェネ
レータＲＡＭへ供給可能にされている。

この実施例では、特に制限されないが、共通のデータ入
出力端子ＤＢ、〜ＤＢ３およびＤＢ４〜ＤＢ７を介して
、マイクロプロセッサから供給される命令コードと書込
みデータが、上記インストラクション・レジスタＩＲお
よびデータ・レジスタＤＲに選択的にロードされる。そ
のデータの切換えのために、マイクロプロセッサから液
晶コントローラに対して切換え信号Ｒ３が供給されてい
る。この切換え信号Ｒ３によってデータ入出力端子ＤＢ
ｏ　ＤＢ３．ＤＢ４〜ＤＢ、に入力された信号が所望の
レジスタ（ＩＲまたはＤＲ）に取り込まれるようになっ
ている。

回路符号ＤＤ−ＲＡＭで示されているのは、図示しない
液晶表示装置の表示パネルに表示される表示データを記
憶する随時読出し書込み可能な表示データＲＡＭである
。この表示データＲＡＭ（ＤＤ−ＲＡＭ）は、例えば８
ビツトのコードで示される文字が８０文字記憶できるよ
うな容量を持つようにされている。しかも、この実施例
では、記憶可能な文字数「８０」に対応して、８０個の
ビットからなる付加ビット列ＢＩＴが表示データＲＡＭ
　（ＤＤ−ＲＡＭ）に付加され、８ビツトの各文字コー
ドを読み出すときに、同時にこの付加ビット列ＢＩＴ内
の対応する１つのビットの情報が読み出されるようにさ
れている。

ただし、上記付加ビット列ＢＩＴに対する書き込みは、
内部バスＢＵＳを介して、上記文字コードの書込みとは
別の命令で行なうようにされている。

回路符号ＲＯＭで示されているのは、上記表示データＲ
ＡＭ　（ＤＤ−ＲＡＭ）から読み出された文字コードに
対応した信号（文字パターン）を発生するためのパター
ン情報が記憶された読出し専用のキャラクタ・ジェネレ
ータＲＯＭである。特に制限されないが、この実施例で
は、キャラクタ・ジェネレータＲＯＭの他にユーザーが
任意のパターンを設定して自由に登録することができる
キャラクタ・ジェネレータＲＡＭ　（ＣＧ−ＲＡＭ）が
設けられている。

上記キャラクタ・ジェネレータＲＯＭ　（ＣＧ−ＲＯＭ
）およびキャラクタ・ジェネレータＲＡＭ（ＣＧ−ＲＡ
Ｍ）は、上記表示データＲＡＭ　（ＤＤ−ＲＡＭ）から
読み出された文字コーばおよびタイミング発生回路ＴＧ
から供給されるコモン信号（表示パネルのコモン電極に
印加される信号）と同期した列信号をデコードして選択
信号を発生するアドレス・デコーダＡＤによってアクセ
スされるようになっている。

この実施例では、このキャラクタ・ジェネレータＲＡＭ
およびＲＯＭ　（以下、キャラクタ・ジェネレータ・メ
モリと総称する）ＣＧ−ＲＯＭとＣＧ−ＲＡＭの出力信
号と、上記表示データＲＡＭ（ＤＤ−ＲＡＭ）の付加ビ
ット列ＢＩＴから読み出された信号との排他的論理和を
とるイクスクルーシブ・オアゲートＧｌ　、Ｇ２が設け
られ、その出力が並直列変換回路ＰＳＣに供給されるよ
うにされている。

図面には、イクスクルーシブ・オアゲートＧ１゜Ｇ２が
一つずつ示されているが、実際には各キャラクタ・ジェ
ネレータ・メモリＣＧ−ＲＯＭおよびＣＧ−ＲＡＭから
並列に読み出されるデータのビット数に対応した数だけ
設けられる。そして、キャラクタ・ジェネレータ・メモ
リＣＧ−ＲＯＭもしくはＣＧ−ＲＡＭから並列に読み出
された文字パターンデータは、並直列変換回路ＰＳＣに
おいてシリアルデータに変換され、シフトレジスタＳＲ
，に供給される。

シフトレジスタＳＲ１は、並直列変換回路ＰＳＣから供
給されるデータが例えば４０ビツト蓄積されると、それ
をまとめて４０ビツト構成のラッチ回・路ＬＴＣへ送る
。ラッチ回路ＬＴＣに保持されたデータに基づいて、セ
グメント信号ドライバＳＳＤが液晶表示パネルのセグメ
ント電極を駆動するセグメント信号ＳＥＧ、〜５ＥＧ４
０を形成し、チップ外部へ出力する。

回路符号ＴＧで示されているのは、タイミング発生回路
で、このタイミング発生回路ＴＧは、外部端子から供給
される発振信号０８Ｃ１，○ＳＣ２に基づいて、上記ア
ドレス・デコーダＡＤに供給される列信号や前述したイ
ンストラクション・レジスタＩＲその他の回路ブロック
に対する内部クロック信号を形成する。さらに、タイミ
ング発生回路ＴＧは、この実施例の液晶コントローラに
外付けされる液晶ドライバＬＳＩ等に対する同期　　□
信号ＣＬ、、ＣＬ２．Ｍを形成し出力する。

さらに、この実施例では、上記タイミング発生回路ＴＧ
から出力されるクロック信号によってシフト動作される
１６ビツトのようなシフトレジスタ、ＳＲ２と、このシ
フトレジスタＳ　Ｒ２の出力信号および外部から供給さ
れる電源ｖ１〜ｖ５に基づいて、液晶表示装置に対する
１／１６デユーテイのような時分割駆動方式によるコモ
ン信号Ｃ０Ｍ１〜ＣＯＭ、、を出力するコモン信号ドラ
イバＣＳＤが設けられている。

また、この実施例では、前記アドレス・カウンタＡＣに
セットされたアドレスに基づいて、液晶パネル上のデー
タ書込み位置にカーソル（−文字分のアンダーライン）
を表示させ、また、アドレス・カウンタＡＣの示す位置
の表示文字を点滅表示させるカーソル・ブリンク制御回
路ＣＢＣが設けられている。

なお、回路符号ＦＬＧで示されているのは、液晶コント
ローラＬＳＩ内部の状態を示すビジィ・フラッグで、マ
イクロプロセッサがこのビジィ・フラッグＦＬＧをチェ
ックすることによって、マイクロプロセッサに比べて動
作速度の遅い液晶コントローラの内部状態を知ることが
できるようにして、液晶コントローラに対する連続した
アクセスを待たせるようになっている。

ビジィ・フラッグＦＬＧの内容は、データ入出力端子Ｄ
　Ｂ　ｏ　’＝　Ｄ　Ｂフのうち一つ（例えばＤＢ７）
から外部へ出力可能にされている。マイクロプロセッサ
から液晶コントローラに供給される信号Ｅは、液晶コン
トローラに対する動作起動信号である。

上記実施例の液晶コントローラにおいては、白黒反転表
示させたい文字がある場合に、その文字のコードの入っ
ているアドレスに対応した付加ビットに予め“１”を書
き込んでおき、反転表示を行なう必要がないとぎには“
０”を書き込んでおく。

このようにしておけば、表示駆動の際に表示データＲＡ
Ｍ　（ＤＤ−ＲＡＭ）から文字コードとともに対応する
付加ビットの白黒反転情報が同時に読み出されて、イク
スクルーシブ・オアゲートＧ１．Ｇ２に供給される。そ
して、上記文字コードによってキャラクタ・ジェネレー
タ・メモリＣＧ−ＲＯＭまたはＣＧ−ＲＡＭから読み出
された文字パターンの一部（−ラスク分のデータ）と、
上記白黒反転情報との排他的論理和がとられて並直列変
換回路ＰＳＣに送られる。

そのため、予め付加ビットに“０”が書き込まれている
と、キャラクタ・ジェネレータ・メモリＣＧ−ＲＯＭま
たはＣＧ−ＲＡＭから読み出された文字パターンのデー
タがそのまま並直列変換回路ＰＳＣへ送られる。その結
果、表示画面上の対応する位置には、第２図（Ａ）に示
すように、従来し同じ態様の文字（もしくは記号）が表
示される。

一方、予め付加ビットに′１″が書き込まれていると、
キャラクタ・ジェネレータ・メモリＣＧ−ＲＯＭまたは
ＣＧ−ＲＡＭから読み出された文字パターンのデータが
、イクスクルーシブ・オアゲートＧ１またはＧ２で反転
されて、並直列変換回路ＰＳＣへ送られる。その結果、
表示画面上の対応する位置には第２図（Ｂ）に示すごと
く、同図（Ａ）の文字の白黒反転文字（もしくは記号）
が表示される。

上記実施例では、ユーザーが文字パターンを任意に登録
することができるキャラクタ・ジェネレータＲＡＭ　（
ＣＧ−ＲＡＭ）が設けられているものについて説明した
が、このようなＲＡＭを有しない液晶コントローラに適
用できることはいうま　　　　゛でもない。

また、上記実施例では液晶コントローラＬＳＩ内部に表
示データＲＡＭ　（ＤＤ−ＲＡＭ）やキャラクタ・２ジ
工ネレータＲＯＭ等が内蔵されたものについて説明した
が、この発明はそれに限定されるものでなく、表示デー
タ用のＲＡＭやキャラクタ・ジェネレータ用のＲＯＭを
コントローラＬＳ■に外付けしてシステムを構成する場
合にも適用することができる。

〔効果］ 表示データが格納されるＲＡＭに、例えば各文字コード
ごとに、正常文字か反転文字かを指定する付加ビットを
設けて、表示駆動の際には文字コードとともにこの付加
ビットを読み出して、それと上記文字コードによりキャ
ラクタ・ジェネレータ・メモリから読み出された信号と
の排他的論理和をとるようにしたので、予め付加ビット
にｔｚ　１　＃＃が書き込まれていると、キャラクタ・
ジェネレータ・メモリから読み出された文字パターンの
データが自動的に反転されて出力されるという作用によ
り、簡単なハードウェアの変更により表示データ用ＲＡ
Ｍに格納された表示データを変えることなく、容易にか
つ自由に白黒反転文字を表示させることができるという
効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範回で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、正常文字の白黒を反転する実施例について説明したが
、それに限定されるものでなく、表示データがカラー情
報を含む場合には、付加ビットを他の色への反転情報ま
たは文字色もしくは地色の変更の情報として使用するよ
うにすることも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である液晶装置の表示を制
御するＬＣＤコントローラドライバのようなＬＳＩに適
用したものについて説明したが、この発明はそ九に限定
されるものでなく、ＣＲＴ表示装置のようなラスク方式
の表示装置の制御を行なう表示制御装置などに利用する
ことができる。

【図面の簡単な説明】

第１図は、本発明をＬＣＤコントローラドライバに適用
した場合の一実施例を示すブロック図、第２図（Ａ）は
、ドツトマトリックス形液晶表示装置における正常な表
示文字態様を示す説明図、。 同図ＣＢ）は、その白黒反転文字の態様を示す説明図で
ある。 ＤＤ−ＲＡＭ・・・・表示データ・メモリ、ＣＧ−ＲＯ
Ｍ、ＣＧ−ＲＡＭ・・・・キャラクタ・ジェネレータ・
メモリ、ＩＲ・・・・インストラクション・レジスタ、
ＩＤ・・・・インストラクション・デコーダ、ＡＣ・・
・・アドレス・カウンタ＋　ＢＵＳ・・・・内部バス、
Ｇ１−Ｇｘ・・・・論理回路（イクスクルーシブ・オア
ゲート）。

Claims (1)

1. 【特許請求の範囲】 １、２次元表示画面を有する表示装置と、この表示装置
   の表示画面上に表示される表示データをコードの形で記
   憶するとともに、記憶されたコードの一つ一つもしくは
   複数個のコードに対応して設けられた付加ビットを有す
   る表示データ・メモリと、この表示データ・メモリから
   読み出されたコードに基づいて対応する表示パターンを
   発生するキャラクタ・ジェネレータ・メモリと、このキ
   ャラクタ・ジェネレータ・メモリから読み出されたデー
   タを、上記表示データ・メモリからコードとともに読み
   出された付加ビットの内容に応じてそのままもしくは反
   転して出力する論理回路とを備え、上記付加ビットの内
   容に応じて上記表示画面上に反転記号が表示可能にされ
   てなることを特徴とする表示制御システム。 ２、上記論理回路は、キャラクタ・ジェネレータ・メモ
   リからのデータと、上記表示データ・メモリの付加ビッ
   トの内容との排他的論理和をとるイクスクルーシブ・オ
   アゲート回路であることを特徴とする特許請求の範囲第
   １項記載の表示制御システム。