JPS61237472A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61237472A JPS61237472A JP60079645A JP7964585A JPS61237472A JP S61237472 A JPS61237472 A JP S61237472A JP 60079645 A JP60079645 A JP 60079645A JP 7964585 A JP7964585 A JP 7964585A JP S61237472 A JPS61237472 A JP S61237472A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- contact opening
- layer
- opening section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体入力保護装置に関する。
半導体装置、特に絶縁ゲート型電界効果集積回路装置（
ＭＯＳ ＩＣ）では、ゲート絶縁膜として厚さ２００〜
３００又と非常にうすい酸化シリコン膜が使用されてお
り、摩擦により生ずる静電気や、ノイズ電圧などにより
容易に絶縁破壊し、入力保護装置を設けないと実使用上
支障があることはよく知られている。また、今後、ＭＯ
Ｓ ＩＣは高集積度、高性能化がすすみ、ゲート絶縁膜
はさらに薄膜化の方向にあり、問題は重大となりつつあ
る。
ＭＯＳ ＩＣ）では、ゲート絶縁膜として厚さ２００〜
３００又と非常にうすい酸化シリコン膜が使用されてお
り、摩擦により生ずる静電気や、ノイズ電圧などにより
容易に絶縁破壊し、入力保護装置を設けないと実使用上
支障があることはよく知られている。また、今後、ＭＯ
Ｓ ＩＣは高集積度、高性能化がすすみ、ゲート絶縁膜
はさらに薄膜化の方向にあり、問題は重大となりつつあ
る。
第２図は従来の半導体保護装置の等価回路図である。こ
の等価回路は、抵抗鴇、鴇と、ゲートが入力端子Ｐと抵
抗への一端に、ドレインが抵抗への他端と抵抗への一端
に、ソースが接地に接続されたトランジスタＱ８と、ゲ
ートとソースが接地（二、ドレインが抵抗への他端と内
部回路であるトランジスタＱ、の入力ゲートに接続され
たトランジスタＱ、により構成されている。
の等価回路は、抵抗鴇、鴇と、ゲートが入力端子Ｐと抵
抗への一端に、ドレインが抵抗への他端と抵抗への一端
に、ソースが接地に接続されたトランジスタＱ８と、ゲ
ートとソースが接地（二、ドレインが抵抗への他端と内
部回路であるトランジスタＱ、の入力ゲートに接続され
たトランジスタＱ、により構成されている。
入力端子Ｐは通常、ポンディング用のアルミバットに接
続されている。また、トランジスタＱ、は保護さるべき
トランジスタを表わしており、そのゲート絶縁膜は、前
述のように、厚さ２００〜３００λの酸化シリコン膜が
使用される。トランジスタＱ！は、バンチスルートラン
ジスタで、ソース・ドレイン間に２０Ｖ前後の異常電圧
が印加されると導通し、入力電圧をクランプする働きが
ある。トランジスタＱ、のゲート絶縁膜としては、トラ
ンジスタＱ、と同様のものを用いることが普通である。
続されている。また、トランジスタＱ、は保護さるべき
トランジスタを表わしており、そのゲート絶縁膜は、前
述のように、厚さ２００〜３００λの酸化シリコン膜が
使用される。トランジスタＱ！は、バンチスルートラン
ジスタで、ソース・ドレイン間に２０Ｖ前後の異常電圧
が印加されると導通し、入力電圧をクランプする働きが
ある。トランジスタＱ、のゲート絶縁膜としては、トラ
ンジスタＱ、と同様のものを用いることが普通である。
トランジスタＱ、は、しきい値電圧が２０Ｖ程度のトラ
ンジスタで、 ５ｏｏｏＸ程度の厚い酸化シリコン膜が
ゲート絶縁膜として用いられており、通常いわゆるチャ
ネルストッパ領域と同時に形成される。抵抗へ、電は、
時定数を設けて入力パルス波形をなまらせ、また、トラ
ンジスタＱ、あるいはＱ、が導通状態になった際に電流
を制限する目的があり、通常半導体基板と反対導電型の
不純物拡散層あるいは、リンなどの不純物を含んだ多結
晶シリコン層で形成することが多い。
ンジスタで、 ５ｏｏｏＸ程度の厚い酸化シリコン膜が
ゲート絶縁膜として用いられており、通常いわゆるチャ
ネルストッパ領域と同時に形成される。抵抗へ、電は、
時定数を設けて入力パルス波形をなまらせ、また、トラ
ンジスタＱ、あるいはＱ、が導通状態になった際に電流
を制限する目的があり、通常半導体基板と反対導電型の
不純物拡散層あるいは、リンなどの不純物を含んだ多結
晶シリコン層で形成することが多い。
第３図は第２図の等価回路を半導体上に具体化した場合
の平面図で、抵抗素子Ｒ１＊ Ｒ１として不純物拡散層
を用いている。
の平面図で、抵抗素子Ｒ１＊ Ｒ１として不純物拡散層
を用いている。
点線で囲んだ部分は能動領域である不純物拡散層３０４
．３０６．３０７．一点鎖線で囲んだ領域はリンを含む
多結晶シリコン層３１０．実線で囲でだ領域はコンタク
ト開口部３０３．３０５．３０８．３１２およびボンデ
ィングパット３０１とアルミ配線層３０９、破線で囲ん
だ部分はボンディング用のパッドスルーホールパターン
３０２をそれぞれ示す。ボンディング用パッド３０１は
アルミパターンで形成され、半導体チップ表面全体を覆
っているパッシベーション膜（不図示）がパッドスルー
ホール３０２の部分だけ除去され、ボンディングワイヤ
（不図示）でパッケージのリード電極（不図示）と接続
できるようになっており、これが第２図の入力端子Ｐに
相当する。
．３０６．３０７．一点鎖線で囲んだ領域はリンを含む
多結晶シリコン層３１０．実線で囲でだ領域はコンタク
ト開口部３０３．３０５．３０８．３１２およびボンデ
ィングパット３０１とアルミ配線層３０９、破線で囲ん
だ部分はボンディング用のパッドスルーホールパターン
３０２をそれぞれ示す。ボンディング用パッド３０１は
アルミパターンで形成され、半導体チップ表面全体を覆
っているパッシベーション膜（不図示）がパッドスルー
ホール３０２の部分だけ除去され、ボンディングワイヤ
（不図示）でパッケージのリード電極（不図示）と接続
できるようになっており、これが第２図の入力端子Ｐに
相当する。
そしてポンディングパッド３０１（入力端子Ｐ）はコン
タクト開口部３０３を通して不純物拡散層３０６（第２
図の抵抗Ｒ１ｔ：相当）と接続され、さらにこの不純物
拡散層３０６（抵抗鳳）を経てトランジスタＱ１のドレ
イン領域ＱｉＤ （：至る。また、トランジスタＱ、の
ソースを形成する不純物拡散層３０７はコンタクト開口
部３０８を通して接地電位のアルミ配線層３０９に接続
され、さらに、抵抗Ｒ８を形成する不純物拡散層３０６
の領域を経てトランジスタＱ２のドレイン領域（不図示
）に至る。また、接地電位に保たれた多結晶シリコン層
３１０によりトランジスタＱ、のゲート電極（不図示）
が形成され、一方トランジスタＱ、のソース（不図示）
を形成する不純物拡散層３０６の領域はコンタクト開口
部３１２を通して接地電位のアルミ配線層３０９に接続
されている。
タクト開口部３０３を通して不純物拡散層３０６（第２
図の抵抗Ｒ１ｔ：相当）と接続され、さらにこの不純物
拡散層３０６（抵抗鳳）を経てトランジスタＱ１のドレ
イン領域ＱｉＤ （：至る。また、トランジスタＱ、の
ソースを形成する不純物拡散層３０７はコンタクト開口
部３０８を通して接地電位のアルミ配線層３０９に接続
され、さらに、抵抗Ｒ８を形成する不純物拡散層３０６
の領域を経てトランジスタＱ２のドレイン領域（不図示
）に至る。また、接地電位に保たれた多結晶シリコン層
３１０によりトランジスタＱ、のゲート電極（不図示）
が形成され、一方トランジスタＱ、のソース（不図示）
を形成する不純物拡散層３０６の領域はコンタクト開口
部３１２を通して接地電位のアルミ配線層３０９に接続
されている。
第３図の半導体入力保護装置の従来例は、入力保護機能
という点ではかなり高い水準に達している。たとえば実
験例では、２０００Ｖで１００ｐＦのコンデンサを充電
した後、１５ｋＱの直列抵抗を介して入力ビン・接地電
位端子間に印加、放電を５回くり返してもリーク電流の
増加など見られないという結果が得られている。
という点ではかなり高い水準に達している。たとえば実
験例では、２０００Ｖで１００ｐＦのコンデンサを充電
した後、１５ｋＱの直列抵抗を介して入力ビン・接地電
位端子間に印加、放電を５回くり返してもリーク電流の
増加など見られないという結果が得られている。
しかしながら、この入力保護機能は実際Ｃ：はレイアウ
トに大きく依存しレイアクト上の制約となることが多い
という問題点がある。
トに大きく依存しレイアクト上の制約となることが多い
という問題点がある。
たとえば、第３図においてポンディングパッド３０１に
異常電圧が印加されると、この部分には何らの保護機構
もないためこの異常電圧がトランジスタＱ、 、 Ｑ、
などの保護素子に伝達される以前Ｃ二、コンタクト開口
部３０３付近の不純物拡散層３０６の接合がプレークダ
クンしてしまう。このとき、コンタクト開口部３０３付
近屯：他の基準電位の不純物拡散層３０４の領域が存在
すると、異常電流が不純物拡散層３０６の接合部のごｉ
く一部（不図示）Ｃ二集中し、その部分が瞬時的に高温
になり接合部の破壊や上部アルミの溶融・短絡を生ずる
。また、不純物拡散層３０６の接合部Ｉ：とって順方向
のサージ電圧の場合は、不純物拡散層３０４の接合が破
壊される。この場合、コンタクト開口部３０５が１つし
かない小さな拡散層という場合（：はさらに問題が顕著
となる。
異常電圧が印加されると、この部分には何らの保護機構
もないためこの異常電圧がトランジスタＱ、 、 Ｑ、
などの保護素子に伝達される以前Ｃ二、コンタクト開口
部３０３付近の不純物拡散層３０６の接合がプレークダ
クンしてしまう。このとき、コンタクト開口部３０３付
近屯：他の基準電位の不純物拡散層３０４の領域が存在
すると、異常電流が不純物拡散層３０６の接合部のごｉ
く一部（不図示）Ｃ二集中し、その部分が瞬時的に高温
になり接合部の破壊や上部アルミの溶融・短絡を生ずる
。また、不純物拡散層３０６の接合部Ｉ：とって順方向
のサージ電圧の場合は、不純物拡散層３０４の接合が破
壊される。この場合、コンタクト開口部３０５が１つし
かない小さな拡散層という場合（：はさらに問題が顕著
となる。
このように、従来の入力保護装置では、他の入力パッド
に付属している入力保護装置、内部回路などの不純物拡
散層との位置関係に注意を要し、レイアクト上の制約事
項となっている。
に付属している入力保護装置、内部回路などの不純物拡
散層との位置関係に注意を要し、レイアクト上の制約事
項となっている。
さらに、抵抗Ｒｓ ＝ Ｒｔ （不純物拡散層３０６に
より形成）が存在するため情報伝達の高速化を妨げると
いう問題点もある。
より形成）が存在するため情報伝達の高速化を妨げると
いう問題点もある。
本発明の目的は、レイアウトの自由度が高く、保護機能
の高い半導体入力保護装置を提供することである。
の高い半導体入力保護装置を提供することである。
本発明の半導体入力保護装置は、−導１！型の半導体基
板上に近接して延在し一方は接地端子あるいは電源端子
に接続され、他方は抵抗素子を介さずに入力端子シー接
続された、他導ＩＥ型の二つの不純物拡散層領域を有し
、これら二つの不純物拡散層領域間の分離領域には導電
性電極層を含まないことを特徴とする。
板上に近接して延在し一方は接地端子あるいは電源端子
に接続され、他方は抵抗素子を介さずに入力端子シー接
続された、他導ＩＥ型の二つの不純物拡散層領域を有し
、これら二つの不純物拡散層領域間の分離領域には導電
性電極層を含まないことを特徴とする。
入力端子に異常電圧が印加されると、これに接続された
一方の不純物拡散層と、接地端子または電源端子に接続
されて基準電位に保たれた他方の不純物拡散層の間が短
絡されることによって高機能の入力保護装置が得られる
。
一方の不純物拡散層と、接地端子または電源端子に接続
されて基準電位に保たれた他方の不純物拡散層の間が短
絡されることによって高機能の入力保護装置が得られる
。
次に、本発明の実施例Ｃ；ついて図面を参照して説明す
る。
る。
第１図囚は本発明の半導体入力保護装置の一実施例を示
す平面図で、第１図（ロ）は、第１図に）のＸ−Ｙ線断
面図である。第１図に）Ｃ二おいて不純物拡散層１０３
．１０４は点線、多結晶シリコン層１０５．１０６は一
点鎖線、アルミ配線層１１１とポンディングパッド１０
１およびコンタクト開口部１０７．１０８．１０９゜１
１０は実線、ポンディング用スルーホール１０２は破線
でそれぞれ示されている。
す平面図で、第１図（ロ）は、第１図に）のＸ−Ｙ線断
面図である。第１図に）Ｃ二おいて不純物拡散層１０３
．１０４は点線、多結晶シリコン層１０５．１０６は一
点鎖線、アルミ配線層１１１とポンディングパッド１０
１およびコンタクト開口部１０７．１０８．１０９゜１
１０は実線、ポンディング用スルーホール１０２は破線
でそれぞれ示されている。
本実施例では、ポンディングパッド１０１．ボンディン
グ用スルーホール１０２は従来例と同様であるが、ポン
ディングパッド１０１はコンタクト開口部１０７を介し
てリンを含んだ低抵抗多結蟲シリコン層１０５（二接続
され、さらに、他のコンタクト開口部１０８を介して基
板１１３の上Ｃ：形成された不純物拡散層１０３に接続
されている。全く同様に、不純物拡散層１０３と隣接す
る不純物拡散層１０４と接地電位あるいは電源電位のア
ルミ配線１１１との接続もコンタクト開口部１０９、リ
ンを含んだ多結晶シリコン層１０６、コンタクト開口部
１１０を介して形成されている。また、この装置はパッ
ドスルーホール１０２の領域を除いて厚い酸化シリコン
膜１１２が被着されている。
グ用スルーホール１０２は従来例と同様であるが、ポン
ディングパッド１０１はコンタクト開口部１０７を介し
てリンを含んだ低抵抗多結蟲シリコン層１０５（二接続
され、さらに、他のコンタクト開口部１０８を介して基
板１１３の上Ｃ：形成された不純物拡散層１０３に接続
されている。全く同様に、不純物拡散層１０３と隣接す
る不純物拡散層１０４と接地電位あるいは電源電位のア
ルミ配線１１１との接続もコンタクト開口部１０９、リ
ンを含んだ多結晶シリコン層１０６、コンタクト開口部
１１０を介して形成されている。また、この装置はパッ
ドスルーホール１０２の領域を除いて厚い酸化シリコン
膜１１２が被着されている。
不純物拡散層１０３と１０４は、間隔４μ簿長さ１２０
μｍにわたって隣接している。さらに、この隣接した領
域１０３．１０４に常＆ニ一様な電界が加わるようにコ
ンタクト開口部１０７．１０８．１０９．１１０の形状
や、ポンディングパッド１０１およびアルミ配線層１１
１の端も前記隣接領域１０３．１０４と平行に配置され
ている。
μｍにわたって隣接している。さらに、この隣接した領
域１０３．１０４に常＆ニ一様な電界が加わるようにコ
ンタクト開口部１０７．１０８．１０９．１１０の形状
や、ポンディングパッド１０１およびアルミ配線層１１
１の端も前記隣接領域１０３．１０４と平行に配置され
ている。
この入力保護装置は、ポンディングパッド１０１Ｃ：異
常電圧が印加されると、これに接続された不純物拡散層
１０３と、接地電位あるいは電源電位に保たれた不純物
拡散層１０４が、上述の通り極めて狭い間隙で隣接して
いるため短絡し、保護機能を果す。
常電圧が印加されると、これに接続された不純物拡散層
１０３と、接地電位あるいは電源電位に保たれた不純物
拡散層１０４が、上述の通り極めて狭い間隙で隣接して
いるため短絡し、保護機能を果す。
また、本実施例では、多結晶シリコン層１０５゜１０６
をｌＯμｍ程度とわずかに挿入することによりポンディ
ングパッド１０１とアルミ配線層１１１を不純物拡散層
１０３．１０４から垂直方向（厚さ方向）かつ水平方向
にはなす工夫がなされている。これは、異常電圧が印加
された際に、電流により瞬時的Ｃ二発熱し、アルミが溶
融し、短絡する現象を避けるためである。本実施例の場
合、多結晶シリコン層１０５、１０６の下の部分にもフ
ィールドの厚い酸化シリコン膜１１２と重ならない部分
には、不純物拡散領域を形成しておく必要があるため、
たとえば多結晶シリコン１１２を被着する以前に不純物
を導入しておくとよい。
をｌＯμｍ程度とわずかに挿入することによりポンディ
ングパッド１０１とアルミ配線層１１１を不純物拡散層
１０３．１０４から垂直方向（厚さ方向）かつ水平方向
にはなす工夫がなされている。これは、異常電圧が印加
された際に、電流により瞬時的Ｃ二発熱し、アルミが溶
融し、短絡する現象を避けるためである。本実施例の場
合、多結晶シリコン層１０５、１０６の下の部分にもフ
ィールドの厚い酸化シリコン膜１１２と重ならない部分
には、不純物拡散領域を形成しておく必要があるため、
たとえば多結晶シリコン１１２を被着する以前に不純物
を導入しておくとよい。
以上説明したように本発明は、一導電型の半導体基板上
に隣接して延在する他導電型の２つの不純物拡散層領域
間の分離領域には導電性電極層を含まぬことにより、異
常電流が印加され、ブレークダウンした際電流が集中す
ることを緩和でき、また、ブレークダウンする接合の近
傍に基準電位の不純物拡散層を配置しているため、他の
入力パッドに付属している入力保護装置、内部回路など
の不純物拡散層との位置関係に関する考慮なしに、入力
保護装置のレイアウトを自由に行なうことができる。
に隣接して延在する他導電型の２つの不純物拡散層領域
間の分離領域には導電性電極層を含まぬことにより、異
常電流が印加され、ブレークダウンした際電流が集中す
ることを緩和でき、また、ブレークダウンする接合の近
傍に基準電位の不純物拡散層を配置しているため、他の
入力パッドに付属している入力保護装置、内部回路など
の不純物拡散層との位置関係に関する考慮なしに、入力
保護装置のレイアウトを自由に行なうことができる。
たとえば、パッドの間隔を小さくできたり、または、内
部回路特に、メモリセルアレイやデコーダアレイなど小
さなコンタクトを多用した領域の近くにパッドと入力保
護装置を配置できるなど、半導体チップの高集積化、小
チップ化書＝寄与する。
部回路特に、メモリセルアレイやデコーダアレイなど小
さなコンタクトを多用した領域の近くにパッドと入力保
護装置を配置できるなど、半導体チップの高集積化、小
チップ化書＝寄与する。
また、不純物拡散による抵抗層もないため、装置の高速
化に寄与する効果もある。
化に寄与する効果もある。
第１図Ａは本発明の半導体入力保護装置の一実施例の平
面図、第１図Ｂは、第１図ＡのＸ−Ｙ断面図、第２図は
従来例の等価回路図、第３図は第２図の実際のパターン
例の平面図である。 １０１・・・・・・・・・・・・・・・・・・・・・
ポンディングパッド１０２・・・・・・・・・・・・・
・・・・・…パッドスルーホール１０３、１０４・・・
・・・・・・・・・・・・不純物拡散層１０７、１０８
．１０９．１１０・・・ コンタクト開口部１１０・・
・・・・・・・・・・・・・・・・・・・アルミ配線層
１１３・・・・・・・・・・・・・・・・・・・・・半
導体基板ＰＪ１図 第２図 ｊＦｉ３図
面図、第１図Ｂは、第１図ＡのＸ−Ｙ断面図、第２図は
従来例の等価回路図、第３図は第２図の実際のパターン
例の平面図である。 １０１・・・・・・・・・・・・・・・・・・・・・
ポンディングパッド１０２・・・・・・・・・・・・・
・・・・・…パッドスルーホール１０３、１０４・・・
・・・・・・・・・・・・不純物拡散層１０７、１０８
．１０９．１１０・・・ コンタクト開口部１１０・・
・・・・・・・・・・・・・・・・・・・アルミ配線層
１１３・・・・・・・・・・・・・・・・・・・・・半
導体基板ＰＪ１図 第２図 ｊＦｉ３図
Claims (1)
- 【特許請求の範囲】 １、一導電型の半導体基板上に近接して延在し、一方は
接地端子あるいは電源端子に接続され、他方は抵抗素子
を介さずに入力端子に接続された、他導電型の２つの不
純物拡散層領域を有し、前記２つの不純物拡散層領域間
の分離領域には導電性電極層を含まないことを特徴とす
る半導体入力保護装置。 ２、前記２つの不純物拡散層領域がアルミ配線層とそれ
ぞれ多結晶シリコン層を介して接続されている特許請求
の範囲第１項記載の半導体入力保護装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079645A JPS61237472A (ja) | 1985-04-15 | 1985-04-15 | 半導体装置 |
| EP86105169A EP0198468B1 (en) | 1985-04-15 | 1986-04-15 | Protective device for integrated circuit |
| DE8686105169T DE3682098D1 (de) | 1985-04-15 | 1986-04-15 | Schutzanordnung fuer eine integrierte schaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079645A JPS61237472A (ja) | 1985-04-15 | 1985-04-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237472A true JPS61237472A (ja) | 1986-10-22 |
| JPH0518466B2 JPH0518466B2 (ja) | 1993-03-12 |
Family
ID=13695847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079645A Granted JPS61237472A (ja) | 1985-04-15 | 1985-04-15 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0198468B1 (ja) |
| JP (1) | JPS61237472A (ja) |
| DE (1) | DE3682098D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260161A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体入力保護装置 |
| JPH0828426B2 (ja) * | 1985-10-15 | 1996-03-21 | エイ・ティ・アンド・ティ・コーポレーション | Ｉｇｆｅｔ集積回路の静電放電からの保護 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2626229B2 (ja) * | 1989-10-12 | 1997-07-02 | 日本電気株式会社 | 半導体入力保護装置 |
| JPH06232354A (ja) * | 1992-12-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | 静電気保護デバイス |
| WO1996015553A1 (en) * | 1994-11-15 | 1996-05-23 | Advanced Micro Devices, Inc. | Transistor structure with specific gate and pad areas |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594866A (ja) * | 1982-06-29 | 1984-01-11 | 株式会社島津製作所 | 熱エネルギ利用システム |
| JPS5992557A (ja) * | 1982-11-18 | 1984-05-28 | Nec Corp | 入力保護回路付半導体集積回路 |
| JPS59123256A (ja) * | 1982-12-28 | 1984-07-17 | Nippon Texas Instr Kk | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2443304A1 (de) * | 1974-09-10 | 1976-03-18 | Siemens Ag | Einrichtung zum schutz von halbleiterbausteinen gegen zerstoerung durch statische auf- und entladung |
| EP0102696B1 (en) * | 1982-06-30 | 1989-09-13 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory and manufacturing method thereof |
-
1985
- 1985-04-15 JP JP60079645A patent/JPS61237472A/ja active Granted
-
1986
- 1986-04-15 DE DE8686105169T patent/DE3682098D1/de not_active Expired - Lifetime
- 1986-04-15 EP EP86105169A patent/EP0198468B1/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594866A (ja) * | 1982-06-29 | 1984-01-11 | 株式会社島津製作所 | 熱エネルギ利用システム |
| JPS5992557A (ja) * | 1982-11-18 | 1984-05-28 | Nec Corp | 入力保護回路付半導体集積回路 |
| JPS59123256A (ja) * | 1982-12-28 | 1984-07-17 | Nippon Texas Instr Kk | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828426B2 (ja) * | 1985-10-15 | 1996-03-21 | エイ・ティ・アンド・ティ・コーポレーション | Ｉｇｆｅｔ集積回路の静電放電からの保護 |
| JPS63260161A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体入力保護装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3682098D1 (de) | 1991-11-28 |
| EP0198468A2 (en) | 1986-10-22 |
| EP0198468B1 (en) | 1991-10-23 |
| EP0198468A3 (en) | 1987-04-22 |
| JPH0518466B2 (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| JPH0558583B2 (ja) | ||
| KR910009355B1 (ko) | Mos형 반도체장치의 입력보호회로 | |
| US4807080A (en) | Integrated circuit electrostatic discharge input protection | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| JPH03272180A (ja) | 半導体集積回路 | |
| EP0218685A1 (en) | INPUT CIRCUIT PROTECTED AGAINST ELECTROSTATIC DISCHARGES. | |
| JPH065749B2 (ja) | 半導体装置 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPH01140757A (ja) | 半導体入力保護装置 | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JPH0518466B2 (ja) | ||
| JPH0821630B2 (ja) | 半導体装置 | |
| JPH0228266B2 (ja) | ||
| JP2821128B2 (ja) | 半導体入力保護装置 | |
| JPH025478A (ja) | 半導体装置 | |
| JPH01280359A (ja) | 絶縁ゲート型半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPH01238064A (ja) | 半導体入力保護装置 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPS63291470A (ja) | 半導体集積回路装置の保護回路 | |
| JPH06188369A (ja) | 静電気破壊防止層を有する半導体回路 | |
| JPS6225448A (ja) | ゲ−ト保護半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |