JPS6123832Y2 - - Google Patents
Info
- Publication number
- JPS6123832Y2 JPS6123832Y2 JP11801979U JP11801979U JPS6123832Y2 JP S6123832 Y2 JPS6123832 Y2 JP S6123832Y2 JP 11801979 U JP11801979 U JP 11801979U JP 11801979 U JP11801979 U JP 11801979U JP S6123832 Y2 JPS6123832 Y2 JP S6123832Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hour
- time
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 244000145845 chattering Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【考案の詳細な説明】 本考案は報時時計に関するものである。[Detailed explanation of the idea] The present invention relates to a time signal clock.
従来、電子的に報時を行なう時計では、数取装
置として、正時に対応した数を計数する計数回路
を用いている。この計数回路は、正時の検出出力
あるいは報時終了の検出出力によつて、内容を一
つずつ歩進されるものであるため、ノイズ等によ
つてその内容が変更されてしまうと、極めて煩雑
な修正を行なわなければならなかつた。 BACKGROUND ART Conventionally, in clocks that notify time electronically, a counting circuit that counts a number corresponding to the hour has been used as a counting device. The contents of this counting circuit are incremented one by one by the detection output of the hour or the end of the time signal, so if the contents are changed by noise etc., it is extremely dangerous. No complicated modifications had to be made.
そこで本考案は、ノイズによる計数内容の変更
を防止するようにしたものである。 Therefore, the present invention is designed to prevent changes in the count contents due to noise.
以下本考案の一実施例を図面に基づいて説明す
る。Ｑは水晶発振器、Ｄは分周器、DRはモータ
Ｍの駆動回路である。モータＭは指針（図示せ
ず。）歩進用のものである。P1はパルス発生回路
であり、秒針に同期して毎分０秒にパルスを生じ
るものである。P2は報時制御信号発生回路、P3は
報時信号発生回路、F1，F2はフリツプフロツプ
回路、G1，G2はゲート回路である。C1は正時に
対応した数を計数する計数回路、C2は報時数を
計数する計数回路、CMは一致回路である。Ａは
増幅回路、SPはスピーカ、V1，V2はインバー
タ、CHはチヤタリング除去回路、Ｋは徴分回路
である。以上の構成のうち、モータＭおよびスピ
ーカSPを除いた回路は集積化してある。S1は毎
時59分より後でかつ正時より前に閉成して所定時
間、例えば数分後に開成するスイツチである。S2
は、秒針規制装置（図示せず。）の操作によつて
閉成するスイツチである。γ１，γ２は抵抗であ
る。 An embodiment of the present invention will be described below based on the drawings. Q is a crystal oscillator, D is a frequency divider, and DR is a motor M drive circuit. The motor M is used to advance a pointer (not shown). P1 is a pulse generating circuit that generates a pulse at 0 seconds every minute in synchronization with the second hand. P 2 is a time signal generation circuit, P 3 is a time signal generation circuit, F 1 and F 2 are flip-flop circuits, and G 1 and G 2 are gate circuits. C1 is a counting circuit that counts the number corresponding to the hour, C2 is a counting circuit that counts the number of times reported, and CM is a coincidence circuit. A is an amplifier circuit, SP is a speaker, V 1 and V 2 are inverters, CH is a chattering removal circuit, and K is a differential circuit. Of the above configuration, the circuits other than the motor M and the speaker SP are integrated. S1 is a switch that closes after 59 minutes past the hour and before the hour and opens after a predetermined period of time, for example, several minutes. S 2
is a switch that is closed by operating a second hand regulating device (not shown). γ 1 and γ 2 are resistances.
つぎに動作について説明する。正時の１分前を
過ぎると、スイツチS1が閉成し、その微分パルス
によつてフリツプフロツプ回路F1がセツトされ
る。一方、スイツチS1の閉成によつてゲート回路
G1，G2が開く。そこで、正時においてパルス発
生回路P1からパルスが生じると、ゲート回路G1
の出力によつてフリツプフロツプ回路Ｆ２がセツ
トされる。その出力Ｑによつて報時制御信号発生
回路P2のリセツトが解除され、報時音の発生間隔
に対応した間隔で報時制御信号が生じる。これに
よつて報時信号発生回路P3からは、上記報時制御
信号をを受けるごとに報時信号を生じ、増幅回路
Ａを介してスピーカSPに供給され、報時音が発
生する。 Next, the operation will be explained. One minute before the hour, switch S1 closes and its differential pulse sets flip-flop circuit F1 . On the other hand, the gate circuit is closed by closing switch S1 .
G 1 and G 2 open. Therefore, when a pulse is generated from pulse generation circuit P 1 on the hour, gate circuit G 1
The flip-flop circuit F2 is set by the output of the flip-flop circuit F2. The reset of the time signal control signal generating circuit P2 is canceled by the output Q, and a time signal control signal is generated at an interval corresponding to the generation interval of the time signal sound. As a result, the time signal generating circuit P3 generates a time signal every time it receives the time signal control signal, which is supplied to the speaker SP via the amplifier circuit A, thereby generating a time signal sound.
一方、上記報時制御信号はインバータV2を介
して計数回路C2に供給され、報時音の発生数が
計数される。その計数内容が、計数回路C1の内
容と一致すると、一致回路CMから出力が生じ、
フリツプフロツプ回路F1，F2および計数回路C2
がリセツトされるとともにゲートG2を介して計
数回路C2の内容が一つ歩進される。フリツプフ
ロツプ回路F2のリセツトによつて、報時制御信
号発生回路P2がリセツトされ、報時が終了する。 On the other hand, the time signal control signal is supplied to a counting circuit C2 via an inverter V2 , and the number of time signal sounds generated is counted. When the content of the count matches the content of the counting circuit C1 , an output is generated from the matching circuit CM,
Flip-flop circuits F 1 , F 2 and counting circuit C 2
is reset, and the contents of the counting circuit C2 are incremented by one via the gate G2 . By resetting the flip-flop circuit F2 , the time report control signal generating circuit P2 is reset, and the time report ends.
そして、上記報時から数分が経過すると、スイ
ツチS1が開成してゲート回路G1，G2が閉じる。
スイツチS1はつぎの正時直前まで開いており、こ
の間にスイツチS1の出力端子にノイズが混入する
と、フリツプフロツプ回路F1がセツトされる
が、このときパルス発生回路P1からパルスが発生
していなければ、ゲート回路G1から出力が生じ
ないので、何ら影響はない。また、ノイズの到来
時に、パルス発生回路P1からパルスが発生してい
た場合には、ノイズによつてゲート回路G1から
出力が生じるため、先述したように報時音が発生
してしまう。ところが、ゲート回路G2は閉じて
いるため、計数回路C1の内容は変更されない。 Then, when several minutes have passed since the above-mentioned time has elapsed, the switch S1 is opened and the gate circuits G1 and G2 are closed.
Switch S 1 remains open until just before the next hour, and if noise enters the output terminal of switch S 1 during this time, flip-flop circuit F 1 is set, but at this time pulse generation circuit P 1 generates a pulse. If not, no output will be generated from the gate circuit G1 , so there will be no effect. Further, if a pulse is being generated from the pulse generating circuit P1 when the noise arrives, the noise causes an output from the gate circuit G1 , and thus a time signal sound is generated as described above. However, since the gate circuit G2 is closed, the contents of the counting circuit C1 are not changed.
ところで、指針とパルス発生回路P1からのパル
スとの同期は以下のようにしてとられるものであ
る。計時のスタート時および時刻修正時に、秒針
を０位置に合わせ込むために、秒針規制装置を操
作することによつて、スイツチS2が閉じ、分周器
Ｄおよびパルス発生回路P1がリセツトされる。同
時に、秒針規制装置の操作によつて、モータＭの
ロータＲが初期位置にくるように、予め位置合わ
せを行なつておく。そこで秒針規制を解除する
と、分周器Ｄおよびパルス発生回路P1のリセツト
が解除される。したがつて、モータＭによる指針
の動きとパルス発生回路P1の出力パルスとの同期
がとられる。 By the way, the synchronization between the pointer and the pulses from the pulse generating circuit P1 is achieved as follows. When starting timekeeping and adjusting the time, in order to align the second hand with the 0 position, by operating the second hand regulating device, switch S2 is closed, and frequency divider D and pulse generation circuit P1 are reset. . At the same time, positioning is performed in advance by operating the second hand regulating device so that the rotor R of the motor M comes to the initial position. Therefore, when the second hand restriction is canceled, the reset of the frequency divider D and the pulse generation circuit P1 is canceled. Therefore, the movement of the pointer by the motor M is synchronized with the output pulse of the pulse generating circuit P1 .
以上のように本考案によれば、正時を含む所定
時間の間動作するスイツチの出力と報時終了にと
もなつて生じる信号との協働によつて計数回路の
内容を歩進するようにしたので、簡単な回路構成
を付加するだけでノイズ等によつて計数回路の内
容が変更される危険性が極めて少なくなる。 As described above, according to the present invention, the contents of the counting circuit are incremented by the cooperation of the output of the switch that operates for a predetermined time including the hour and the signal generated when the time signal ends. Therefore, by simply adding a simple circuit configuration, the risk that the contents of the counting circuit will be changed due to noise or the like is extremely reduced.
図面は本考案の一実施例を示した電気回路図で
ある。
C1……計数回路、P1……パルス発生回路、
F1，F2……フリツプフロツプ回路、P2……報時
制御信号発生回路、P3……報時信号発生回路、
G1，G2……ゲート回路、S1……スイツチ。
The drawing is an electrical circuit diagram showing an embodiment of the present invention. C 1 ... Counting circuit, P 1 ... Pulse generation circuit,
F 1 , F 2 ... flip-flop circuit, P 2 ... time signal control signal generation circuit, P 3 ... time signal generation circuit,
G 1 , G 2 ... gate circuit, S 1 ... switch.
Claims (1)
を含む所定時間の間動作するスイツチと、少なく
ともこのスイツチの動作出力を用いて正時を検出
する検出回路と、この検出回路の出力および上記
計数回路の出力によつて正時に対応した数の報時
信号を生じる報時信号発生回路と、報時終了に伴
つて信号を発生する信号発生回路と、この信号発
生回路からの信号と上記スイツチの出力との協働
によつて上記計数回路の内容を歩進する制御回路
とからなる報時時計。 A counting circuit that counts a number corresponding to the hour, a switch that operates for a predetermined time including the hour, a detection circuit that detects the hour using at least the operating output of this switch, and an output of this detection circuit and the above-mentioned A time signal generation circuit that generates a number of time signal signals corresponding to the hour based on the output of the counting circuit, a signal generation circuit that generates a signal when the time signal ends, and a signal from this signal generation circuit and the above switch. and a control circuit that advances the contents of the counting circuit in cooperation with the output of the counting circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11801979U JPS6123832Y2 (en) | 1979-08-28 | 1979-08-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11801979U JPS6123832Y2 (en) | 1979-08-28 | 1979-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5635085U JPS5635085U (en) | 1981-04-06 |
| JPS6123832Y2 true JPS6123832Y2 (en) | 1986-07-16 |
Family
ID=29350235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11801979U Expired JPS6123832Y2 (en) | 1979-08-28 | 1979-08-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123832Y2 (en) |
-
1979
- 1979-08-28 JP JP11801979U patent/JPS6123832Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5635085U (en) | 1981-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4196583A (en) | Analogue electronic alarm timepiece | |
| JPS647351B2 (en) | ||
| JPS6123832Y2 (en) | ||
| US3754391A (en) | Driving arrangement for quartz vibrator timepieces | |
| JPS6361631B2 (en) | ||
| US4133169A (en) | Electronic circuit for a quartz crystal watch | |
| JPS6135991Y2 (en) | ||
| SU1755252A1 (en) | Timer | |
| JPH056554Y2 (en) | ||
| US4417820A (en) | Time-keeping device, especially a quartz-controlled clock | |
| US5202859A (en) | Time informing clock | |
| JPS6231313B2 (en) | ||
| JPH0461599B2 (en) | ||
| US4526478A (en) | Electronic sound generating circuit for generation bell toll | |
| JPS6156793B2 (en) | ||
| JPS6124956Y2 (en) | ||
| JPS6139992Y2 (en) | ||
| JPH0236915B2 (en) | SUNUUZUTSUKI DENSHITOKEI | |
| JPS5928277B2 (en) | digital electronic clock | |
| JPS606793Y2 (en) | electronic clock | |
| JPS6222873Y2 (en) | ||
| SU864240A1 (en) | Electronic timepiece striking the hours | |
| JPS6135987Y2 (en) | ||
| JPS641674Y2 (en) | ||
| JPS6135988Y2 (en) |