JPS61255145A - 通信回線制御装置 - Google Patents

通信回線制御装置

Info

Publication number
JPS61255145A
JPS61255145A JP60096410A JP9641085A JPS61255145A JP S61255145 A JPS61255145 A JP S61255145A JP 60096410 A JP60096410 A JP 60096410A JP 9641085 A JP9641085 A JP 9641085A JP S61255145 A JPS61255145 A JP S61255145A
Authority
JP
Japan
Prior art keywords
line
test
line connection
control section
connection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60096410A
Other languages
English (en)
Inventor
Yoshihiro Muraki
村木 善弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60096410A priority Critical patent/JPS61255145A/ja
Publication of JPS61255145A publication Critical patent/JPS61255145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信回線制御装置に関する竺特に、通信回線制
御装置の試験実行手段に関する。
〔概要〕      。
本発明は、通信回線制御装置に含まれる回線接続回路の
試験手段において、 障害の発生にかかわる回線接続回路をオンライン運用時
に閉結状態にあった他の手段から切り離して折返し試験
を寒行することにより、他の°正常な回線に影響を与え
ることなく回線接続回路の試験を実行することができる
ようにしたものである。
〔従来の技術〕
従来例の通信回線制御装置は、複数の回線接続回路とこ
の回路を共通に制御する回線制御部とを備え、テストプ
ログラムに基づいて回線制御部によるテストおよび診断
などが実行されていた。
〔発明が解決しようとする問題点〕
このような従来例通信回線制御装置は、回線制御部が回
線接続回路を共通に制御するようになっているので、−
回線のみの回線障害でも正常な他回線を含めて装置全体
をオンラインから切離し、人手を介して試験実行プログ
ラムをロードして折返し試験および診断など実施する。
したがって、試験実行時に、正常な他回線のオンライン
運用を妨げる欠点があった。
本発明はこのような欠点を除去するもので、正常な他回
線の運用に影響を与えることなく異常状態の回線接続回
路の試験を実行することができる試験実行手段を有する
通信回線制御装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、データ回線ごとに設けられ、このデータ回線
を開離する第一の切断手段を有し、また共通の回線制御
部に接続された複数個の回線接続回路と、この回線接続
回路およびまたはこれに接続されたデータ回線を含む通
信手段に発生した障害を検出する検出手段を有する試験
回路とを備えた通信回線制御装置で、前述の問題点を解
決するための手段として、上記回線制御部から上記回線
接続回路のそれぞれを開離する第二切断手段を備え、上
記試験回路は、上記検出手段の出力に基づいて上記第一
切断手段および第二切断手段を制御する制御手段と、こ
の制御手段により制御された回線接続回路に対し折返し
試験を自動的に実行する試験実行手段とを備えたことを
特徴とする。
〔作用〕
回線接続回路およびまたはこれに接続されているデータ
回線を含む通信手段に障害が発生すると、この障害が検
出手段で検出される。ひきつづき、障害が検出された部
分に含まれる回線接続回路は切断手段により回線制御部
およびデータ回線から開離され、また試験実行手段に接
続されて折返し試験が自動的に実行される。
この試験により、回線接続回路に障害があるときは、そ
の障害箇所の探索に資するデータが採取され、また、回
線接続回路に障害がないときは、データ回線などの他の
箇所に障害があることが切分けられる。
〔実施例〕
以下、本発明実施例装置を図面に基づいて説明する0図
は本発明実施例装置の構成を示すブロック構成図である
。
まず、この実施例装置の構成を図に基づいて説明する。
この実施例装置は、外部の上位装置3に接続される回線
制御部10と、外部のモデム2に接続される回線接続回
路20と、回線制御部10と回線接続回路20との間に
挿入された切換部60と、回線制御部10に接続された
アドレス管理部40と、アドレス管理部40、回線接続
回路20および切換部60に接続された切換制御部50
と、試験制御部30とを備え、ここで、試験制御部30
は、相互に接続された制御プロセッサ31と、ROM3
2と、RAM33と、インクフェース回路34とを備え
、インタフェース回路34は回線制御部10、アドレス
管理部40および切換制御部50に接続され、制御プロ
セッサ31は切換部60に接続される。
次に、この実施例装置の動作を図に基づいて説明する。
回線制御部10により回線接続回路20a〜2Onが制
御されて通常のデータ送受信が行われるが、回線接続回
路20mに障害が発生すると、エラー検出    ″さ
れてその回線接続回路20+wの回線アドレスがアドレ
ス管理部40に登録されるとともに、試験制御部30の
インタフェース回路34に折返し試験実行信号が出力さ
れる。インタフェース回路34からは、アドレス管理部
40からの回線アドレスに基づきエラー発生の回線接続
回路20n+の切換信号が切換制御部50に出力され、
切換制御部50により切換部60の切換えおよび、回線
接続回路20mの内部ロジック折返しが行われる。
ひきつづき、ROM32のプログラムに基づいて制御プ
ロセッサ31により回線接続回路2G+aの折返し試験
が自動的に実施される。プログラム実行に必要なデータ
、プログラム実行中に発生したデータおよび試験データ
はRAM33に記憶される。この試験でエラーが検出さ
れれば、その詳細データがRAM33に記憶され、イン
タフェース回路34を介して回線制御部10に通知され
、さらに上位装置3に報告される。また、RAM33上
の詳細データは必要に応じてダンプ出力することができ
る。一方、試験の結果でエラーが検出されない場合に、
モデム2a〜2n以降の回線側に障害の原因があること
が切分けられ、この通知が回線制御部10に出力され、
上位装置3に報告される。
なお、回線接続回路20a〜2Onの各回線に電源の投
入・切断を個別に制御可能な電源スィッチを設置するこ
とにより、障害のある回線接続回路を個別に保守交換す
ることが可能になる。
〔発明の効果〕
本発明は以上説明したように、装置内の試験制御部で、
自動折返し試験が行えるので、オンライン中の他の正常
な回線に影響を与えることなく障害の発生した一回線の
試験を実行することができ、これにより障害探索、障害
データ採取および原因の切分けが行える効果がある。
【図面の簡単な説明】
図は本発明実施例装置の構成を示すブロック構成図。 1・・・通信回線制御装置、2・・・モデム、3・・・
上位装置、10・・・回線制御部、20・・・回線接続
回路、30・・・試験制御部、31・・・制御プロセッ
サ、32・・・ROM、33・・・RAM、34・・・
インタフェース回路、40・・・アドレス管理部、50
・・・切換制御部、60・・・切換部。

Claims (1)

    【特許請求の範囲】
  1. (1)データ回線ごとに設けられ、このデータ回線を開
    離する第一の切断手段を有し、 また共通の回線制御部に接続された複数個の回線接続回
    路と、 この回線接続回路およびまたはこれに接続されたデータ
    回線を含む通信手段に発生した障害を検出する検出手段
    を有する試験回路と を備えた通信回線制御装置において、 上記回線制御部から上記回線接続回路のそれぞれを開離
    する第二切断手段 を備え、 上記試験回路は、 上記検出手段の出力に基づいて上記第一切断手段および
    第二切断手段を制御する制御手段と、この制御手段によ
    り制御された回線接続回路に対し折返し試験を自動的に
    実行する試験実行手段と を備えたことを特徴とする通信回線制御装置。
JP60096410A 1985-05-07 1985-05-07 通信回線制御装置 Pending JPS61255145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60096410A JPS61255145A (ja) 1985-05-07 1985-05-07 通信回線制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60096410A JPS61255145A (ja) 1985-05-07 1985-05-07 通信回線制御装置

Publications (1)

Publication Number Publication Date
JPS61255145A true JPS61255145A (ja) 1986-11-12

Family

ID=14164197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60096410A Pending JPS61255145A (ja) 1985-05-07 1985-05-07 通信回線制御装置

Country Status (1)

Country Link
JP (1) JPS61255145A (ja)

Similar Documents

Publication Publication Date Title
US6832331B1 (en) Fault tolerant mastership system and method
CN117251401A (zh) 串口信息输出控制系统、方法及装置
JP3156987B2 (ja) バス故障診断方式
JP2555214B2 (ja) 障害被疑装置の制御方法
JPH03292024A (ja) 伝送装置の自己診断方式
JP3082455B2 (ja) 媒体接続装置
JPS5924352A (ja) クロツク系障害修復処理方式
JP3626671B2 (ja) 加入者試験システム及び加入者回路特定方法
JP2872118B2 (ja) 装置の試験方式
JPS6032374B2 (ja) デ−タ伝送装置
JPS59201126A (ja) 共通バス制御方式
JPH03235132A (ja) アクト・スタンバイ信号障害検出回路
JPS58153186A (ja) 自己診断装置
JPH02243034A (ja) スペアモデム自動切り換え方式
JPH0563802A (ja) 交換機の二重化装置
JPH0221756A (ja) 障害自動回復方式
JPS6076820A (ja) 自己診断方式
JPS60144028A (ja) 伝送路切替スイツチの試験法
JPS61189750A (ja) 通信制御装置
JPS63250933A (ja) 障害検出機能付スイツチマトリツクス
JPH01156683A (ja) 電子回路パッケージ自己診断方式
JPS6184950A (ja) 交換システム
JPH03138743A (ja) 二重化ioバスの診断方式
JPS6248146A (ja) デ−タ処理装置
JPH0730935A (ja) 系切り替え試験方法