JPS61255393A - 表示器コントロ−ラ - Google Patents
表示器コントロ−ラInfo
- Publication number
- JPS61255393A JPS61255393A JP9702685A JP9702685A JPS61255393A JP S61255393 A JPS61255393 A JP S61255393A JP 9702685 A JP9702685 A JP 9702685A JP 9702685 A JP9702685 A JP 9702685A JP S61255393 A JPS61255393 A JP S61255393A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- data
- controller
- digital output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は１列車や自動車などの車両または航空機の運
行管理表示盤に使用される多数の表示器をＩＣ制御装置
で制御する場合、ＩＣ制御装置からのデジタル出力点数
を節約できる表示器コントローラに関するものである。
行管理表示盤に使用される多数の表示器をＩＣ制御装置
で制御する場合、ＩＣ制御装置からのデジタル出力点数
を節約できる表示器コントローラに関するものである。
第弘図は従来方式の表示装置を示すブロック図であり、
図において（／／）〜（Ｉｎ）は表示器である。各表写
器は１例えばψ桁の数字を表示するためＩＣ亭個の７セ
グメントＬＥＤ（図示せず）から取る。また、ダ桁の数
字で表わされる表示データ例えば車番データを各表示器
に表示させるには。
図において（／／）〜（Ｉｎ）は表示器である。各表写
器は１例えばψ桁の数字を表示するためＩＣ亭個の７セ
グメントＬＥＤ（図示せず）から取る。また、ダ桁の数
字で表わされる表示データ例えば車番データを各表示器
に表示させるには。
ＢＣＤで弘×弘＝ ｉ ４ビツト必要である。（コ）は
ＩＣ制御装置例えばＣＰＵであり、そのデジタル出力は
各表示器を制御するために各表示器へ並列に印加される
。従って、ｎ個の７セグメント表示器（ｌ／）〜（ｔｎ
）を制御する為には１表示器数ｎＸ／４ビット＝ ／
Ａ ｎのデジタル出力点数、これと同数本のケーブルが
必１１ｔＫなる。
ＩＣ制御装置例えばＣＰＵであり、そのデジタル出力は
各表示器を制御するために各表示器へ並列に印加される
。従って、ｎ個の７セグメント表示器（ｌ／）〜（ｔｎ
）を制御する為には１表示器数ｎＸ／４ビット＝ ／
Ａ ｎのデジタル出力点数、これと同数本のケーブルが
必１１ｔＫなる。
従来の表示装置は以上のように構成されているので、Ｉ
Ｃ制御装置のデジタル出力点数が沢山必要になり、ケー
ブル本数も多くなる問題点があったＯ この発明は、上記のような問題点を解決するためになさ
れたもので、ＩＣ制御装置のデジタル出力点数およびＩ
Ｃ制剤装置、表示器間のケーブル本数の節約を計った表
示器コントローラを得ることを目的とする。
Ｃ制御装置のデジタル出力点数が沢山必要になり、ケー
ブル本数も多くなる問題点があったＯ この発明は、上記のような問題点を解決するためになさ
れたもので、ＩＣ制御装置のデジタル出力点数およびＩ
Ｃ制剤装置、表示器間のケーブル本数の節約を計った表
示器コントローラを得ることを目的とする。
この発明に係る表示器コントローラは、内蔵されている
表示器に表示すべきデータを保持する手段と、ＩＣ制御
装置からの表示器アドレスと前記表示器のアドレスとの
一致を判断して前記表示データを表示させる手段とを備
えたものである。
表示器に表示すべきデータを保持する手段と、ＩＣ制御
装置からの表示器アドレスと前記表示器のアドレスとの
一致を判断して前記表示データを表示させる手段とを備
えたものである。
この発明では、多数の表示器のうち目的とする表示器を
点灯するには、表示データと目的とする表示器のアドレ
スとをＩＣ制御装置から出力することにより、目的とす
る表示器に表示データが表示される。
点灯するには、表示データと目的とする表示器のアドレ
スとをＩＣ制御装置から出力することにより、目的とす
る表示器に表示データが表示される。
以下、この発明を添付図面に示した一実施例について詳
しく説明する。
しく説明する。
第２図は、この発明の表示器コントローラを用いた表示
装置のブロック図である。図において、（３１）〜（３
ｎ）は表示器コントローラであって、それぞれ表示器（
ｔｔ）（ｔ２）・・・・・・・・・（ｌｎ）を内蔵して
いる。ＩＣ制御装置−のデジタル出力が多数の表示器（
ｉｔ）〜（ｌｎ）へ並列に印加された第グ図の表示装置
と違い、第一図の表示装置では多数の縦続接続された表
示器コントローラ（３１）〜（３ｎ）へＩＣ制御装置（
−）ののデジタル出力が逐次印加される。
装置のブロック図である。図において、（３１）〜（３
ｎ）は表示器コントローラであって、それぞれ表示器（
ｔｔ）（ｔ２）・・・・・・・・・（ｌｎ）を内蔵して
いる。ＩＣ制御装置−のデジタル出力が多数の表示器（
ｉｔ）〜（ｌｎ）へ並列に印加された第グ図の表示装置
と違い、第一図の表示装置では多数の縦続接続された表
示器コントローラ（３１）〜（３ｎ）へＩＣ制御装置（
−）ののデジタル出力が逐次印加される。
第１図は、この発明に係る表示器コントローラの一実施
例を示すブロック図である。表示器コントローラ（Ｊｌ
）〜（３ｎ）は全て同じ構成なので、表示器コントロー
ラ（３１）についてだけ詳しく説明する。表示器コント
ローラ（３１）は、ＩＣ制御装置（２）からのデジタル
出力を一時的に貯えるバッファ（ＢＵ）を有する。この
バッファ（ＢＵ）の出力側は、表示データバス（ＤＤＥ
）、表示器アドレスバス（ＤＡＢ）、制御コードバス（
ＣＣＢ）によって表示器コントローラ（３１）中のそれ
ぞれ表示データ入力回路（ＤＤ ）、表示器アドレス論
理回路ｒＤＡ）、制御コード論理回路（ＣＣ）へ接続さ
れると共に、表示器コントローラ（３コ）中のバッファ
（ＢＵ）へ接続される。表示データバス（ＤＤＥ）は、
前述したように車番データである表示データを入力する
例えばｌルビット・ラインである。表示器アドレスバス
（ＤＡＢ）は、各表示器を選択する例えばｔビットφラ
インである。そして制御コードバス（ＣＣＢ）は表示器
の状態例えば消灯、フリッカ。
例を示すブロック図である。表示器コントローラ（Ｊｌ
）〜（３ｎ）は全て同じ構成なので、表示器コントロー
ラ（３１）についてだけ詳しく説明する。表示器コント
ローラ（３１）は、ＩＣ制御装置（２）からのデジタル
出力を一時的に貯えるバッファ（ＢＵ）を有する。この
バッファ（ＢＵ）の出力側は、表示データバス（ＤＤＥ
）、表示器アドレスバス（ＤＡＢ）、制御コードバス（
ＣＣＢ）によって表示器コントローラ（３１）中のそれ
ぞれ表示データ入力回路（ＤＤ ）、表示器アドレス論
理回路ｒＤＡ）、制御コード論理回路（ＣＣ）へ接続さ
れると共に、表示器コントローラ（３コ）中のバッファ
（ＢＵ）へ接続される。表示データバス（ＤＤＥ）は、
前述したように車番データである表示データを入力する
例えばｌルビット・ラインである。表示器アドレスバス
（ＤＡＢ）は、各表示器を選択する例えばｔビットφラ
インである。そして制御コードバス（ＣＣＢ）は表示器
の状態例えば消灯、フリッカ。
フリッカ用同期を指令する３ビツト・ラインである。入
力された表示データをラッチする表示データ入力回路（
ＤＤ）および入力された表示器アドレスが表示器（１１
）のアドレスと一致するかどうかを判断する表示器アド
レス論理回路（ＤＡ）の出力側は１表示データを解読す
るデコーダ（ＤＢ）へ接続される。このデコーダ（ＤＨ
）の出力側は、解読された表示データを表示する表示器
（１１）へ接続される・また１表示器アドレス論理回路
（ＤＡ）の出力側は制御コード論理回路（ＣＣ）へも接
続され、表示器（１１）の点灯？１１Ｊ ＠を行わせる
。
力された表示データをラッチする表示データ入力回路（
ＤＤ）および入力された表示器アドレスが表示器（１１
）のアドレスと一致するかどうかを判断する表示器アド
レス論理回路（ＤＡ）の出力側は１表示データを解読す
るデコーダ（ＤＢ）へ接続される。このデコーダ（ＤＨ
）の出力側は、解読された表示データを表示する表示器
（１１）へ接続される・また１表示器アドレス論理回路
（ＤＡ）の出力側は制御コード論理回路（ＣＣ）へも接
続され、表示器（１１）の点灯？１１Ｊ ＠を行わせる
。
次に、表示器コントローラ（３１）の車番表示を行う動
作を、第３図も参照しながら、説明する。
作を、第３図も参照しながら、説明する。
まず、ＩＣｆＩＩＪ匈装置（コ）から表示器（ｌｌ）に
表示させるべき表示データが表示器コントローラ（３１
）へ送られてくると、この表示データはバッファ（ＢＵ
）に一時的に貯えられた後１表示データバス（ＤＤＥ）
を通じて表示データ入力回路（ＤＤ）へ入力されて、こ
〜でラッチされる（第３図のステップＳ／）。次に、例
えば表示器（１１）のセグメント（図示しない）をフリ
ッカさせるための匍」御コードがＩＣ制御装置（２）か
らバッファ（ＢＵ）および制御コードバス（ＣＣＢ）を
通じて制御コード論理回路（ＣＣ）に入力、保持される
（第３図のステップＳ２）。最後釦１表示器アドレスが
ＩＣ制御装置（コ）からバッファ（ｆＵ）および表示器
アドレスバス（ＤＡＢ）を通じて表示器アドレス論理回
路（ＤＡ）に入力される。そうすると、この表示器アド
レス論理回路（ＤＡ）は入力された表示器アドレスが表
示器（ｌｌ）のアドレスと一致した場合に信号をデコー
ダ（ＤＫ）に送り、表示データ入力回路（ＤＤ）にラッ
チしておいた表示データをデコーダ（ＤＥ）が解読して
表示器（ｌｌ）に送る。更に、表示器アドレス論理回路
（ＤＡ）から制御コード論理回路（ＣＣ）へ信号が送ら
れることＫより、表示データは表示器（／／）＆Ｃ表示
される。
表示させるべき表示データが表示器コントローラ（３１
）へ送られてくると、この表示データはバッファ（ＢＵ
）に一時的に貯えられた後１表示データバス（ＤＤＥ）
を通じて表示データ入力回路（ＤＤ）へ入力されて、こ
〜でラッチされる（第３図のステップＳ／）。次に、例
えば表示器（１１）のセグメント（図示しない）をフリ
ッカさせるための匍」御コードがＩＣ制御装置（２）か
らバッファ（ＢＵ）および制御コードバス（ＣＣＢ）を
通じて制御コード論理回路（ＣＣ）に入力、保持される
（第３図のステップＳ２）。最後釦１表示器アドレスが
ＩＣ制御装置（コ）からバッファ（ｆＵ）および表示器
アドレスバス（ＤＡＢ）を通じて表示器アドレス論理回
路（ＤＡ）に入力される。そうすると、この表示器アド
レス論理回路（ＤＡ）は入力された表示器アドレスが表
示器（ｌｌ）のアドレスと一致した場合に信号をデコー
ダ（ＤＫ）に送り、表示データ入力回路（ＤＤ）にラッ
チしておいた表示データをデコーダ（ＤＥ）が解読して
表示器（ｌｌ）に送る。更に、表示器アドレス論理回路
（ＤＡ）から制御コード論理回路（ＣＣ）へ信号が送ら
れることＫより、表示データは表示器（／／）＆Ｃ表示
される。
なお、入力された表示器アドレスが表示器（ｌｌ）のア
ドレスと一致しない場合には１両者が一致するまで、逐
次次段の表示器コントローラへ表示データ、表示器アド
レスおよび制御コードが印加される。
ドレスと一致しない場合には１両者が一致するまで、逐
次次段の表示器コントローラへ表示データ、表示器アド
レスおよび制御コードが印加される。
、 〔発明の効果〕
以上のように、この発明によれば、表示データを保持す
る手段と、アドレスの一致を判断して前記表示データを
表示器に表示させる手段とを各表示器コントローラに設
けたので、多数の表示器を制御する場合、ＩＣ制（財）
装置のデジタル出力点数の節約とグープル本数の節約が
行え、よって作業の省力化にも大きく役立つという効果
がある換言すれば１表示器コントローラ数が増加しても
、デジタル出力点数従ってケーブル本数が変らないとい
う効果がある。
る手段と、アドレスの一致を判断して前記表示データを
表示器に表示させる手段とを各表示器コントローラに設
けたので、多数の表示器を制御する場合、ＩＣ制（財）
装置のデジタル出力点数の節約とグープル本数の節約が
行え、よって作業の省力化にも大きく役立つという効果
がある換言すれば１表示器コントローラ数が増加しても
、デジタル出力点数従ってケーブル本数が変らないとい
う効果がある。
第１図はこの発明の一実施例による表示器コントローラ
を示すブロック図、第２図はこの発明の表示器コントロ
ーラを用いた表示装置のブロック図、第３図は表示器コ
ントローラの動作説明用のフローチャート図、第弘図は
従来方式の表示装置である を示すブロック図；←雫呻。 （ｌｌ）〜（ｌｎ）は表示器、（コ）はＩＣ制御装置。 （，３ｔ） 〜（３ｎ）は表示器コントローラ、（ＢＵ
）はバッファ、（Ｉ）Ｄ）は表示データ入力回路、（Ｄ
Ｂ）はデコーダ、（ＤＡ）は表示器アドレス論理回路。 （ＣＣ’）は制御コード論理回路、（ＤＤＥ）は表示デ
ータバス、（ＤＡＢ）は表示器アドレスバス、（ＣＣＢ
）は匍１到コードパスである。 なお１図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図はこの発明の表示器コントロ
ーラを用いた表示装置のブロック図、第３図は表示器コ
ントローラの動作説明用のフローチャート図、第弘図は
従来方式の表示装置である を示すブロック図；←雫呻。 （ｌｌ）〜（ｌｎ）は表示器、（コ）はＩＣ制御装置。 （，３ｔ） 〜（３ｎ）は表示器コントローラ、（ＢＵ
）はバッファ、（Ｉ）Ｄ）は表示データ入力回路、（Ｄ
Ｂ）はデコーダ、（ＤＡ）は表示器アドレス論理回路。 （ＣＣ’）は制御コード論理回路、（ＤＤＥ）は表示デ
ータバス、（ＤＡＢ）は表示器アドレスバス、（ＣＣＢ
）は匍１到コードパスである。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）ＩＣ制御装置のデジタル出力が多数の縦続接続さ
れた表示器コントローラへ逐次印加される表示装置であ
つて、各表示器コントローラは、前記デジタル出力のう
ち表示器に表示すべきデータを保持する手段と、前記デ
ジタル出力のうちの表示器アドレスと内蔵されている表
示器のアドレスとの一致を判断して前記表示データを表
示させる手段とを備え、前記デジタル出力の点数を一定
にしたことを特徴とする表示器コントローラ。 - （２）表示器が７セグメントＬＥＤであり、ＩＣ制御装
置がＣＰＵである特許請求の範囲第１項記載の表示器コ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9702685A JPS61255393A (ja) | 1985-05-08 | 1985-05-08 | 表示器コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9702685A JPS61255393A (ja) | 1985-05-08 | 1985-05-08 | 表示器コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61255393A true JPS61255393A (ja) | 1986-11-13 |
Family
ID=14180917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9702685A Pending JPS61255393A (ja) | 1985-05-08 | 1985-05-08 | 表示器コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264995A (ja) * | 1989-04-05 | 1990-10-29 | Sanyo Electric Works Ltd | ネオン灯点滅装置 |
-
1985
- 1985-05-08 JP JP9702685A patent/JPS61255393A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264995A (ja) * | 1989-04-05 | 1990-10-29 | Sanyo Electric Works Ltd | ネオン灯点滅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04166990A (ja) | ディスプレイ制御装置 | |
| US4247852A (en) | Monitoring system for indicators utilizing individually energizable segments | |
| JPS61255393A (ja) | 表示器コントロ−ラ | |
| JPH11149281A (ja) | コンピュータスクリーン上にグラティキュールウィンドウデータを表示するための方法及び装置 | |
| JPS58126591A (ja) | 遅延時間補償付表示装置 | |
| JPS61136887A (ja) | エレベ−タの表示装置 | |
| JPH03226792A (ja) | フラットパネル型表示装置の表示方式 | |
| JPH05173499A (ja) | 表示装置システム | |
| JPS643271B2 (ja) | ||
| JPS604155Y2 (ja) | 電子時計の午前、午後情報転送装置 | |
| JP4580181B2 (ja) | 情報表示装置 | |
| JPH06202830A (ja) | 複数ユニットの稼動状態表示装置 | |
| JPS6459436A (en) | Display device for working hour of program | |
| JPH10293554A (ja) | 表示ユニットのアドレス設定方式および方法 | |
| KR890004227A (ko) | 베이스 프로그램에서의 진공형광 디스플레이 장치 제어 회로 및 제어방법 | |
| JPS58166390A (ja) | 表示装置 | |
| JPS5814212A (ja) | 表示制御装置 | |
| HU194638B (en) | Apparatus for displaying visual informations | |
| JPS61245225A (ja) | ダイナミツク及びスタテイツク信号混在出力装置 | |
| JPS62113296A (ja) | 電子式キヤツシユレジスタの表示装置 | |
| JPS5991484A (ja) | 工業用計算機システムにおけるデイスプレイ装置 | |
| JPH0594165A (ja) | 画面再表示方式 | |
| JPS60156134A (ja) | 映像表示装置 | |
| JPS6150193A (ja) | 表示制御方式 | |
| JPS6159393A (ja) | カ−ソル表示制御方式 |