JPS61259593A - 分布反射型半導体レ−ザ - Google Patents
分布反射型半導体レ−ザInfo
- Publication number
- JPS61259593A JPS61259593A JP10236385A JP10236385A JPS61259593A JP S61259593 A JPS61259593 A JP S61259593A JP 10236385 A JP10236385 A JP 10236385A JP 10236385 A JP10236385 A JP 10236385A JP S61259593 A JPS61259593 A JP S61259593A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor laser
- sequentially
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/125—Distributed Bragg reflector [DBR] lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、光通信等に用いられる分布反射型半導体レ
ーザに関する。
ーザに関する。
「従来の技術」
第４図は従来の分布反射型半導体レーザの構成例を示す
断面図であり、この図において、１はｎ−ＩｎＰ基板、
２はＩｎＧａＡｓＰ活性導波路層、３はｐ−ＩｎＰクラ
ッド層、４はｐ −、Ｉ ｎＧ ａＡ ｓＰキャップ層
、５はＩｎＧａＡｓＰ外部導波路層、６はｐ−ＩｎＰク
ラッド層、７．は回折格子、８はＳｉＯ＊膜、９、ｌＯ
は電極である。
断面図であり、この図において、１はｎ−ＩｎＰ基板、
２はＩｎＧａＡｓＰ活性導波路層、３はｐ−ＩｎＰクラ
ッド層、４はｐ −、Ｉ ｎＧ ａＡ ｓＰキャップ層
、５はＩｎＧａＡｓＰ外部導波路層、６はｐ−ＩｎＰク
ラッド層、７．は回折格子、８はＳｉＯ＊膜、９、ｌＯ
は電極である。
［発明が解決しようとする問題点］
ところで、図におけるＳｉｎ、膜８は構造的に弱く、ピ
ンホールが発生しやすい。そして、ピンホールが発生ず
ると、図に矢印Ｙ１にて示すリーク電流が流れ、このた
め効率の悪化や、しきい値電流の増加を招く。そこで、
このピンホールに基づくリーク電流を防止するため、電
極９を活性導波路層２の上部にのみ形成する等の方法が
研究されているが、未だ満足いくものではなかった。
ンホールが発生しやすい。そして、ピンホールが発生ず
ると、図に矢印Ｙ１にて示すリーク電流が流れ、このた
め効率の悪化や、しきい値電流の増加を招く。そこで、
このピンホールに基づくリーク電流を防止するため、電
極９を活性導波路層２の上部にのみ形成する等の方法が
研究されているが、未だ満足いくものではなかった。
この発明は上述した事情に鑑みてなされたもので、Ｓｉ
’Ｏａ膜のピンホールに基づくリーク電流を防止するこ
とができる分布反射型半導体レーザを提供することを目
的としている。
’Ｏａ膜のピンホールに基づくリーク電流を防止するこ
とができる分布反射型半導体レーザを提供することを目
的としている。
「問題点を解決するための手段」
この発明は、外部導波路層の下部に、半導体基板と同一
導電型のバッファ層と、半導体基板と反対導電型の電流
制限層とを順次形成したことを特徴としている。
導電型のバッファ層と、半導体基板と反対導電型の電流
制限層とを順次形成したことを特徴としている。
「作用」
バッファ層と電流制限層とによってリーク電流に対する
ｐ−ｎ逆接合が形成され、これによりリーク電流が阻止
される。
ｐ−ｎ逆接合が形成され、これによりリーク電流が阻止
される。
「実施例」
以下、図面を参照してこの発明の一実施例について説明
する。第１図はこの発明によるる分布反射型半導体レー
ザの構成を示す断面図である。なお、この半導体レーザ
は埋め込み構造が採られている。この図に示す半導体レ
ーザが第４図に示す従来のものと異なる点は、外部導波
路層５の下部にｎ−ＩｎＰバッファ層１１およびｐ−１
ｎＰ電流制限層１２が順次形成されている点である。次
に、この図に示す半導体レーザの製造方法を第２図を参
照して説明する。
する。第１図はこの発明によるる分布反射型半導体レー
ザの構成を示す断面図である。なお、この半導体レーザ
は埋め込み構造が採られている。この図に示す半導体レ
ーザが第４図に示す従来のものと異なる点は、外部導波
路層５の下部にｎ−ＩｎＰバッファ層１１およびｐ−１
ｎＰ電流制限層１２が順次形成されている点である。次
に、この図に示す半導体レーザの製造方法を第２図を参
照して説明する。
■まず、第２図（イ）に示すように、基板１の右上部に
切欠部１ａを形成する。なお、実際の製造工程では、第
３図に示すように基板１の上面に凹部１ ｂ、 １ ｂ
、・・・を形成する。
切欠部１ａを形成する。なお、実際の製造工程では、第
３図に示すように基板１の上面に凹部１ ｂ、 １ ｂ
、・・・を形成する。
■次に、基板１の上面に、第２図（ロ）に示すように電
流制限層１２を液相成長させる。
流制限層１２を液相成長させる。
■次に、第２図（ロ）に示ずものの上部をメルトバック
処理によって除去することにより第２図（ハ）に示すよ
うに基板１の左上面と電流制限層１２の上面とが同一面
となるようにする。
処理によって除去することにより第２図（ハ）に示すよ
うに基板１の左上面と電流制限層１２の上面とが同一面
となるようにする。
■次に、第２図（ハ）のものの」二面に、第２図（ニ）
に示すようにバッファ層ＩＩ、活性導波路層２、クラッ
ド層３、キャップ層４を順次液相成長させる。
に示すようにバッファ層ＩＩ、活性導波路層２、クラッ
ド層３、キャップ層４を順次液相成長させる。
■次に、第２図（ポ）に示すように、電流制限層１２の
」二部の活性導波路層２、クラッド層３およびキャップ
層４をエツチングによって除去する。
」二部の活性導波路層２、クラッド層３およびキャップ
層４をエツチングによって除去する。
■次に、第２図（へ）に示すように、外部導波路層５、
クラッド層６を順次成長させ、次いで、クラッド層６の
上面にエツチングにより回折格子７を形成する。
クラッド層６を順次成長させ、次いで、クラッド層６の
上面にエツチングにより回折格子７を形成する。
■次に、第２図（へ）のものの上面の左端から右端にか
けてストライプ状のエツチング保護膜を形成＝３− した後バッファ層１１の深さまでエツチングを行い、次
いで、第２図（ト）に示すようにｐ−ＩｎＰ第１埋め込
み層１４、ｎ−ｒｎＰ第２埋め込み層１５を順次成長さ
せて活性導波路層２および外部導波路層５を埋め込む。
けてストライプ状のエツチング保護膜を形成＝３− した後バッファ層１１の深さまでエツチングを行い、次
いで、第２図（ト）に示すようにｐ−ＩｎＰ第１埋め込
み層１４、ｎ−ｒｎＰ第２埋め込み層１５を順次成長さ
せて活性導波路層２および外部導波路層５を埋め込む。
なお、第２図（ト）は光射出面（第１図の左端面）から
見た図である。
見た図である。
０次に、第２図（チ）に示すように、５ｉＯｚ保護膜８
を形成し、次いで電極９．１０を形成する。
を形成し、次いで電極９．１０を形成する。
なお、本発明を、半導体基板上に複数の光素子が形成さ
れた光集積回路に適用する場合には、第５図に示すよう
に両側に分布反射器を有する構造となる。
れた光集積回路に適用する場合には、第５図に示すよう
に両側に分布反射器を有する構造となる。
「発明の効果」
以上説明したように、この発明によれば、外部導波路層
の下部にバッファ層および電流制限層を設けたので、こ
れら両層によって形成されるｐ−ｎ接合がＳｉｎ、保護
膜のピンホールに基づくリーク電流を阻止し、したがっ
てリーク電流が少ない、効率がよい、かつ、しきい値電
流が低い分布反射型半導体レーザを得ることができる。
の下部にバッファ層および電流制限層を設けたので、こ
れら両層によって形成されるｐ−ｎ接合がＳｉｎ、保護
膜のピンホールに基づくリーク電流を阻止し、したがっ
てリーク電流が少ない、効率がよい、かつ、しきい値電
流が低い分布反射型半導体レーザを得ることができる。
第１図は、この発明の一実施例の構成を示す断面図、第
２図は、同実施例の製造方法を示す図、第３図は、実際
の製造工程の場合を説明するための図、第４図は、従来
の分布反射型半導体レーザの構成を示す断面図、第５図
は、本発明の他の実施例の構成を示す断面図である。 １・・・・・・半導体基板、２・・・・・・活性導波路
層、５・・・・・・外部導波路層、７・・・・・・回折
格子、１１・・・・・バッファ層、１２・・・・・・電
流制限層。
２図は、同実施例の製造方法を示す図、第３図は、実際
の製造工程の場合を説明するための図、第４図は、従来
の分布反射型半導体レーザの構成を示す断面図、第５図
は、本発明の他の実施例の構成を示す断面図である。 １・・・・・・半導体基板、２・・・・・・活性導波路
層、５・・・・・・外部導波路層、７・・・・・・回折
格子、１１・・・・・バッファ層、１２・・・・・・電
流制限層。
Claims (1)
- 半導体基板上に、利得媒質からなる活性導波路層と回折
格子を有する外部導波路層とを形成してなる分布反射型
半導体レーザにおいて、前記外部導波路層の下部に、前
記半導体基板と同一導電型のバッファ層と、前記半導体
基板と反対導電型の電流制限層とを順次形成してなる分
布反射型半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236385A JPS61259593A (ja) | 1985-05-14 | 1985-05-14 | 分布反射型半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236385A JPS61259593A (ja) | 1985-05-14 | 1985-05-14 | 分布反射型半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61259593A true JPS61259593A (ja) | 1986-11-17 |
Family
ID=14325373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10236385A Pending JPS61259593A (ja) | 1985-05-14 | 1985-05-14 | 分布反射型半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61259593A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169092A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 半導体レ−ザ |
| JPS63169091A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 分布反射型半導体レ−ザ |
| JPS63169093A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 半導体レ−ザ |
-
1985
- 1985-05-14 JP JP10236385A patent/JPS61259593A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169092A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 半導体レ−ザ |
| JPS63169091A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 分布反射型半導体レ−ザ |
| JPS63169093A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 半導体レ−ザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333482B1 (ko) | 초고속 반도체 광변조기 및 그 제조방법 | |
| JP2008113041A (ja) | 導波管 | |
| JP2587628B2 (ja) | 半導体集積発光素子 | |
| EP0187718B1 (en) | A distributed feedback semiconductor laser device | |
| JPS61259593A (ja) | 分布反射型半導体レ−ザ | |
| JPH0878792A (ja) | 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法 | |
| JPS60169184A (ja) | 半導体レ−ザ | |
| JPS61207090A (ja) | 半導体発光装置 | |
| JP4043555B2 (ja) | 導波路型光検出器 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH0447995B2 (ja) | ||
| JPS61259594A (ja) | 分布反射型半導体レ−ザ | |
| JPH01129478A (ja) | 発光ダイオード | |
| JPS58142589A (ja) | 埋め込みヘテロ構造半導体レ−ザの製造方法 | |
| JPH0528916B2 (ja) | ||
| JPS60198884A (ja) | 半導体レ−ザ素子 | |
| JP3025322B2 (ja) | 光導波路 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPH0545076B2 (ja) | ||
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6358391B2 (ja) | ||
| JPS61251182A (ja) | 半導体発光装置の製造方法 | |
| JPS60107881A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS62285485A (ja) | 半導体レ−ザ | |
| JPH02309689A (ja) | 埋込み型半導体レーザの製造方法 |