JPS61260496A - 事前充電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特にプログラム可能なセルを有する、メモリ
システムのワードラインのための事前充電回路に関する
。

周知のように、高密度プログラム可能メモリにおいては
、読出しに必要な時間の大部分は、選択されたワードラ
インを、関連するメモリセルが十分な電流を導いて読出
し増幅器をトリップさせることができるようになるレベ
ルまで持ってゆくのに利用される。

これは主として、特にワードラインとして利用された材
料がポリシリコンである場合、関連する抵抗および容量
が高いものであることを特徴とする、ワードライン沿い
の信号伝搬時間が長いためである。

特に、メモリシステムを該システムの全回路が不動作に
なっている予備条件から、データを読出すために作動で
きる条件へ導くチップ作動信号によってもたらされるア
クセスタイムは長くなっている。

特に、予備条件からの出力において、メモリセルへのア
クセスタイムを低減するために予備位相の間、メモリの
電源電圧（Ｖ　ｃｃ）ですべてのワードラインを事前に
充電し、一方、読出し位相では、高い動作電圧を保持す
る指示されたちの以外のすべてのワードラインがアース
されることが考えられていた。この場合、正しい読出し
を得る前に、選択されたちの以外のすべてのワードライ
ンが、未使用のセルの閾値より低い電圧値以下に低下し
なければならない。

この解決法は、多くの点で許容され得るが、特に高密度
メモリに適用される場合に、下記の事項を含む幾つかの
欠点を有している。それはすなわち、（１）すべてのワ
ードラインの整流に関連する電流過度によってアースし
た電源ラインに雑音をもたらすことがある。（２）メモ
リシステムの基板とワードラインを結合する容量によっ
て整流中、基板電圧を降下させ、その結果、該基板に結
合された全接続点が多少重大な妨害を受けやすい、（３
）ワードラインがすべて一度に転流する場合、基板の抵
抗はワードラインの放電時間に対してかなりの寄与をし
、実際前記ワードラインは回路ＲＣとして配列されるこ
とができ、該回路においてはＲは、ワードラインを構成
するポリシリコン製ストリップの抵抗プラス基板ならび
に基板アース接点の抵抗の並列に等しくなっており、そ
してＣは基板へのすべてのワードラインの容量の和とな
っており、かつ、関連する容量値（０，５ｎＦ）を与え
られると、基板の抵抗は明らかに無視することはできな
い、さらに（４）すべてのワードラインと、ビットライ
ンを構成するドーピングストリップＮとの容量性結合に
よって、予備位相の出力中、前記ビットラインを、アー
スに関して負の電位に押しやる。従って、接合Ｎ−Ｐ　
（基板）は直接に分極されることができ、基板における
少数キャリヤの注入を生じさせ、それと共に、ビットラ
イン（Ｎ）、基板（Ｐ）およびいずれの近くの接合Ｎに
よって形成された二極パラサイトを導通させるという危
険が生ずる。

これらの欠点のために、若干の製造業者はアクセスタイ
ムで得られる関連利益を捨てて、ワードラインを事前に
充電することを回避して来た。

本発明の目的は、事前充電システムを、プログラム可能
なセルメモリのワードラインのための、さらにアクセス
速度に関する事前充電の利益を保証し、前述の負の効果
を最低に低減するような他の型式のメモリにまで拡張し
得る、事前充電システムを完成することである。

本発明によれば、前記目的は、メモリの各ワードライン
に対して、メモリセルの電源端子とアースとの間に置か
れ、前記ワードラインに中間接続点が接続されかつ前記
中間接続点とアースの間にメモリセルのそれと同様な電
気的、幾何学的特性を有する事前充電トランジスタを含
む、分圧器を備えていることを特徴とする事前充電回路
によって達成される。

換言すれば、本発明はメモリのワードラインへの供給の
ために、事前充電システムに現在指摘されている欠点を
回避しながら、信号のアクセスタイムを制限するような
、低減した値の事前充電電圧を与えるのである。

同時に、メモリセルのそれと同様な特性を有する事前充
電トランジスタを有する分圧器を利用することによって
、そうでなければ広範囲のセル特性の変化によるであろ
うが、最適の事前充電電圧の判定主起り得る不正確、不
確定さを回避している。

次に図面を参照すると、ＣＩ−Ｃｎは所定のワードライ
ンＷＬに関連するメモリセルを示し、各ワードラインは
、それぞれのビットラインＢＬｌ−ＢＬｎを介して、電
圧■を供給されることができる。

ワードラインＷＬは、充電トランジスタＴｌおよび事前
充電トランジスタＴ３から成る分圧器の中間接続点を構
成するのであるが、前者（Ｔ１）は電圧Ｖｃｃを有する
電源端子とワードラインとの間に位置し、後者（Ｔ３）
は前記ワードラインとアースとの間に位置している。ト
ランジスタＴ３は、メモリのセルＣ１−Ｃｎのそれと同
様な電気的及び幾何学的特性を有するように選択される
。

使用可能信号Ｓで示される転送トランジスタＴ２は、ワ
ードラインＷＬに関連して、メモリの活動サイクル中、
トランジスタＴ３を排除する。

予備条件にあるメモリシステムにおいてこのように、Ｖ
ｃｃとＯの間の中間の電圧で、ワードラインＷＬは事前
充電されるが、該中間の電圧は、事前充電電圧が高い場
合にみられる欠点を生ずることなく、信号の高アクセス
速度を保証する。該事前充電電圧は、未使用のセルに十
分な電流を伝導させるに不可欠の最低のものであるよう
に選択される。

トランジスタＴ３はメモリセルと同じ特性を有しており
、セルの相互コンダクタンスに影響を与えるパラメータ
によって事前充電電圧を変化させる。相互インダクタン
スが増加する場合、トランジスタＴ３のそれも増加し、
従って事前充電電圧は低減し、その逆もまた成り立つ。

分圧器ＴＩ、Ｔ３を介する、電源電圧変化への事前光１
！圧の依存状態もまた低減される。

トランジスタＴ２は、活動サイクル中、事前充電システ
ムからワードラインを分離する。それはすでに述べたよ
うに、メモリチップの使用可能信号Ｓによって゛制御さ
れる。

ワードラインの抵抗が事前充電電圧を全ライン沿いに不
揃いにしていることに注目されたい。

しかし、関連する低電流を与えられているので、該差は
問題とならない。

最後に、本発明による事前充電システムは、記憶された
データの読出しに利用されるあらゆる型式の読出し増幅
器に適応できるが、メモリセル電流が基準セル電流と同
程度であるような差動タイプのものに特に好適である。

一般に、２つのセルのゲートは、対称にするために、同
じワードラインによって供給されているので、この回路
によって、２つのセルは正確に同じ電圧で事前充電され
、従って読出し増幅器の応答を改良するのである。

【図面の簡単な説明】

添付図面は、本発明による事前充電回路の実施例を示す
ものであり、プログラム可能セルマトリックスを有する
メモリのワードラインに組合わせた事前充電回路の詳細
図である。 ＷＬ・・・メモリのワードライ・ン、Ｔ１・・・充電ト
ランジスタ、Ｔ２・・・転送トランジスタ、Ｔ３・・・
事前充電トランジスタ、ＣＩ−Ｃｎ・・・メモリセル。

Claims (1)

1. 【特許請求の範囲】 １、特にプログラム可能メモリセルを有する、メモリシ
   ステムのワードラインのための事前充電回路であって、
   メモリの各ワードライン（ＷＬ）に対して、メモリセル
   （Ｃ１−Ｃｎ）の電源端子とアースの間に配され、前記
   ワードラインに中間接続点が接続されかつ前記中間接続
   点とアースとの間に、メモリセル（Ｃ１−Ｃｎ）のそれ
   と同様な電気的、幾何学的特性を有する事前充電トラン
   ジスタ（Ｔ３）を含む分圧器（Ｔ１、Ｔ３）を備えてい
   ることを特徴とする事前充電回路。 ２、前記分圧器（Ｔ１、Ｔ３）はまた前記電源端子と前
   記中間接続点の間に配した充電トランジスタ（Ｔ１）を
   有していることを特徴とする特許請求の範囲第１項記載
   の事前充電回路。 ３、前記ワードライン（ＷＬ）と組合わされメモリの使
   用可能信号によって制御されて、メモリの活動サイクル
   中、前記事前充電トランジスタ（Ｔ３）を不動作にする
   転送トランジスタ（Ｔ２）を備えていることを特徴とす
   る特許請求の範囲第１項記載の事前充電回路。