JPS61260596A - Elアクテイブマトリクス表示装置 - Google Patents

Elアクテイブマトリクス表示装置

Info

Publication number
JPS61260596A
JPS61260596A JP60103436A JP10343685A JPS61260596A JP S61260596 A JPS61260596 A JP S61260596A JP 60103436 A JP60103436 A JP 60103436A JP 10343685 A JP10343685 A JP 10343685A JP S61260596 A JPS61260596 A JP S61260596A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
light emitting
gate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60103436A
Other languages
English (en)
Inventor
山内 規義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60103436A priority Critical patent/JPS61260596A/ja
Publication of JPS61260596A publication Critical patent/JPS61260596A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、駆動に必要な回路素子数が少なく、かつ開口
率が大きな画素を有するELアクティブマトリクス表示
装置に関するものである。
従来の技術 EL(エレクトロルミネセント)マトリクス表示装置は
、電界を印加するだけで発光表示できるので、消費エネ
ルギーが小さく、現在広く利用されている。そのELマ
トリクス表示装置の基本的構成は、EL発光層の両側を
絶縁膜で覆い、その一方の絶縁膜上には、X方向に延び
る多数のX電極が平行且つ互いに離隔して配置され、そ
して、他方の絶縁膜上には、X方向と直交するY方向に
延びる多数のY電極が平行且つ互いに離隔して配置され
てなっている。そのようなELマトリクス表示装置は、
X電極とY電極とを選択してその間に電圧を印加すると
、その電圧が印加されたX電極とY電極とが交叉する部
分の間のEL層が発光するものである。
以上のようなXY電極を交叉させる駆動方法は、画素面
積に対する有効な発光面積の割合すなわち開口率を大き
くすることができる反面、電極間のクロストークが問題
となっている。
そこで、そのクロストークを解消するものとして、EL
アクティブマトリクス表示装置がある。
その従来のELアクティブマ) IJクス表示装置は、
例えば、ティー、ウラガミ及びビー、ツジャマ[エレク
トロルミネセントデバイスをアドレスするための高電圧
多結晶シリコン薄膜トランジスタ」ブロシーディングオ
ブザエスアイディ−(T。
Llragami and B、Tsujiyama、
 ” High−VoltagePolycrysta
lline−3ilicon TFT for Add
ressingBlectroluminescent
 Devices、 ” Proceedings o
fthe 5ID) Vol、 25/2.1984に
開示されている。
その回路構成をここに示すと、第2図の如くである。一
画素に対応する基本単位は、ソースがソース線1に接続
されゲートがゲート線2に接続された第1の薄膜トラン
ジスタ3と、その薄膜トランジスタ3のドレインとアー
スとの間に接続されたコンデンサ4と、そのコンデンサ
の両端にゲートとソースとが接続された第2の薄膜トラ
ンジスタ5と、その第2薄膜トランジスタのドレインと
発光電源6との間に接続されたEL発発光子7から構成
されている。すなわち、薄膜トランジスタ2つ、コンデ
ンサ1つ、EL発光部1つの4つの回路素子から構成さ
れている。なお、その発光部7は、例えば、ELL光材
料層の両側を覆う絶縁膜と、その下側絶縁膜の下にある
ELパッド部と、上側絶縁膜の上にある透明電極とから
構成されている。
以上のような第2図に示した回路は、薄膜トランジスタ
3.5の導電型がN型である場合を考えると、EL発発
光子7発光させるには、次のように動作する。すなわち
、ソース線1の′電位をVH(V)(v、> O)、ゲ
ート線2の電位をVO(V)とすると、そのとき、薄膜
トランジスタ3はON状態となるため、キャパシタ4に
電荷が蓄積される。その結果、薄膜トランジスタ5はO
N状態となり、その薄膜トランジスタ5を介して発光電
源6からEL発発光子7交流電界が印加され、EL発発
光子7発光する。続いて、ゲート線2の電位を0■とす
る。
このとき、薄膜トランジスタ3はOFF状態となるが、
キャパシタ4の電荷は保存される。従って、薄膜トラン
ジスタ5はON状態に維持され、EL発発光子7発光を
続ける。
このようにして発光させたEL発発光子7消光させるに
は、ソース線1の電位を0■、ゲート線2の電位をVH
(V)  とする。このときも、薄膜トランジスタ3は
ON状態となるが、ソース線1が0■であるので、キャ
パシタ4に蓄積された電荷は薄膜トランジスタ3を経由
して放電され、薄膜トランジスタ5はOFF状態となる
。従って、EL発発光子7は電界が印加されないため、
EL発発光子7発光しない。
以上述べた、EL素子の発光、消光を時分割駆動法を用
いて繰り返すことにより、ELアクティブマ) IJク
ス表示装置の画面上に画像や文字を描くことができる。
発明が解決しようとする問題点 以上のようなELアクティブマトリクス表示装置は、ク
ロストークの問題なく、各画素に相当すにELL光部を
発光させることができる。反面、以上で説明したように
、従来のELアクティブマトリクス表示装置では、1画
素当りの駆動に要する回路素子数が4個と多く、このた
め、画素の開口率すなわち、画素面積に対する有効な発
光面積の割合が著しく小さくなるという欠点があった。
参考まで、第3図に、第2図の回路構成のアクティブマ
トリクスE’L表示装置の画素の平面図を示す。従って
、同一部分には同一参照番号を付しである。2個の薄膜
トランジスタ3.5およびキャパシタ4により、画素に
対応する面積の半分以上が占められ、開口率が0.5以
下になっている。このため、従来のELアクティブマト
リクス表示装置は、XY電極を使用するELマトリクス
表示装置の開口率に匹敵する開口率を実現できず、アク
ティブマトリクスEL表示装置の輝度および表示品質が
阻害されるという欠点があった。
そこで、本発明は、駆動に要する素子数が多く、開口率
が小さいという従来のアクティブマトリクスEL表示装
置における欠点を解決し、1画素当りの素子数を2個に
低減し、開口率を大幅に改善したアクティブマトリクス
EL表示装置を提供せんとするものである。
問題点を解決するための手段 すなわち、本発明によるならば、1画素に対応する基本
単位が、EL発発光色、該EL発発光色一方の電極に接
続された薄膜トランジスタからなる画素駆動用素子とか
ら構成され、前記薄膜トランジスタのゲート絶縁膜が強
誘電性物質で形成されていることをt>mとするELア
クティブマ) IJクス表示装置が提供される。
本発明の1実施例においては、前記薄膜トランジスタの
ドレインは、前記EL発光邪の前記一方の電極に接続さ
れ、前記薄膜トランジスタのソースがソース線に接続さ
れ、前記薄膜トランジスタのゲートがゲート線に接続さ
れており、また、前記強誘電性物質は、P L Z T
、 BaTi 03、PVDF。
P(VDF/TrFE)からなる群から選択された1つ
の物質である。
許月 以上のような本発明によるELアクティブマトリクス表
示装置では、薄膜トランジスタのゲート絶縁膜が強誘電
性物質すなわちヒステリシスを有する誘電物質で構成さ
れている。従って、そのゲートに、薄膜トランジスタを
導通させる十分な電圧を印加すると、ゲート電圧を除去
しても、強誘電性物質が分極したままになり、その結果
として、薄膜トランジスタのゲートバイアスが保持され
続け、導通状態に維持される。それ故、発光部に電圧が
印加された状態が確保され、発光し続ける。
そして、そのゲートに、上記した強誘電性物質の分極反
転させる十分な電圧を印加すると、薄膜トランジスタは
不導通状態になり、その電圧を除去したあとも反転方向
の分極が維持され、薄膜トランジスタは不導通状態に保
持される。
なお、ゲート膜へのそのような電圧の印加は、上記した
本発明の1実施例のような構成では、薄膜トランジスタ
のゲートとソースにそれぞれ接続されたゲート線とソー
ス線との間に十分な大きさの正または負の電圧を印加す
るだけで、実現できる。
従って、薄膜トランジスタの強誘電性ゲート膜に分極反
転を生じさせるに十分な大きさの正または負の電圧をゲ
ート電極に印加するだけで、その印加終了後も従来と同
様に発光部を発光または消光状態に維持することかでき
る。
以上のように、従来のELアクティブマトリクス表示装
置にあっては、薄膜トランジスタを2個使用し、キャパ
シタの充電、放電により、EL発光邪の発光消光を制御
しているのに対し、本発明においては、上記したように
薄膜トランジスタのゲート絶縁膜に強誘電性物質を使用
することにより薄膜トランジスタにメモリ機能を付与し
、その薄膜トランジスタだけのON状態またはOFF状
態により発光、消光を制御している。従って、1画素当
り1個の薄膜トランジスタのみによりEL発発光色発光
、消光を制御でき、それに伴い、発光部の面積を増大で
き、開口率を高めることができる。
実施例 以下、添付図面を参照して本発明にょるELアクティブ
マ) IJクス表示装置の実施例を説明する。
第1図は、本発明によるELアクティブマトリクス表示
装置の1画素単位の回路構成を示す回路図である。なお
、第2図に示す従来のELアクティブマトリクス表示装
置の各部分と同一の部分には同一の参照番号を付しであ
る。
すなわち、第1図に図示のELアクティブマトリクス表
示装置の一画素に対応する基本単位は、ソースがソース
線1に接続されゲートがゲート線2に接続された薄膜ト
ランジスタ8と、その薄膜トランジスタ8のドレインと
発光電源6との間に接続されたEL発発光子7から構成
されており、その薄膜トランジスタ8は、強誘電性物質
をゲート膜とする例えばNチャネル型薄膜トランジスタ
である。
そのような薄膜トランジスタ8は、例えば、第4図に示
すように構成される。すなわち、ガラス基板lOの上に
ポリシリコンアイランド11が形成され、そのポリシリ
コンアイランド11の両側にソース12及び13が形成
されている。そして、ポリシリコンアイランド11の上
には、P L Z T、 BaTi Ch、PVDFS
P(VDF/TrFE)などの強誘電性物質からなるゲ
ート膜14が形成され、更にその上に、ゲート電極15
が形成されている。
第4図に示す薄膜トランジスタのドレイン電流、ゲート
電圧との関係を示すと、第5図のようになる。ここで、
ポリシリコンアイランドの電位は0■である。第5図の
特性は、ゲート膜11における強誘電性による分極反転
に伴うヒステリシスを示している。ゲート電極15とポ
リシリコンアイランド11の間の電位差が2 V=l 
(VW> O)を一旦越えると、薄膜トランジスタはゲ
ート電圧が一2V)Iから2V)+の範囲で変化しても
ON状態を維持する。
また、ゲート電極15とポリシリコンアイランド11の
間の電位差が一2vn以下になると、薄膜トランジスタ
は、ゲート電圧が一2■nから2■□の範囲で変化して
もOFF状態を維持する。
従って、ゲート電極15とポリシリコンアイランド11
の間に電圧2■□以上または一2V、以下のパルス電圧
を印加することにより、薄膜トランジスタをOFF状態
からON状態へ、または、ON状態からOFF状態に変
化させることができる。なお、薄膜トランジスタの通常
の使用状態においては、ソース12の電位とポリシリコ
ンアイランド11の電位はほぼ等しいから、ゲート電極
15とソース12の間にパルスを印加することにより、
OFF状態、ON状態間の変化を起こさせることができ
る。
ここで、薄膜トランジスタ8がOFF状態であるとして
、第1図のELアクティブマトリクス表示装置の動作を
説明する。このとき、EL発発光子7は電界がほとんど
印加されていないため、EL発発光子7発光していない
。第1図に示す回路においてEL発発光子7発光させる
には、ソース線1に電圧−■□以下のパルスを、ゲート
線2に電圧■)以上のパルスを、同時に印加する。この
操作により、薄膜トランジスタ8のゲート膜15に2■
□以上の電圧が加えられるため分極反転が起き、薄膜ト
ランジスタ8はOFF状態からON状態に変化し、EL
発発光子7発光する。
第5図を参照して説明したように、ゲート電極15とソ
ース12の間に一2VH以上の電圧を加えない限り、薄
膜トランジスタ8はON状態を維持し、EL発発光子7
発光を続ける。従って、パルス印加後、ソース線1およ
びゲート線2の電位を例えばアース電位としておけば、
EL発発光子7発光を続けることになる。
次に、EL発発光子7消光するには、ソース線1に電圧
■H以上のパルスを、ゲート線2に電圧−■□以下のパ
ルスを、同時に印加する。この操作により薄膜トランジ
スタ8のゲート膜15に一2V。
以上の電圧が加えられるため、分極反転が起き、薄膜ト
ランジスタ8はON状態からOFF状態に変化し、これ
に伴い、EL発発光子7消光する。
そして、EL発発光子7、上記発光操作を行なわない限
り、消光の状態を維持する。従って、消光操作の後、消
光状態を続けるには、ソース線1およびゲート線2の電
位を例えばアース電位としておけば良い。
以上で述べた発光、消光の操作を時分解駆動法を用いて
繰り返すことにより、ELアクティブマトリクス表示装
置の画面上に画像や文字を描くことができる。
なお、以上で述べた、EL発発光子7発光、消光操作に
おける電圧■□は、ゲート膜11に用いる強誘電性物質
の抗電界ECおよび、ゲート膜厚dを用いて2VH=E
CXdと表わすことができる。
一方、ELL子駆動用の交流電圧(最大値を■2とする
)により分極反転が起こるのを防ぐため、2■□〉■2
が満たされていなければならない。従って、例えば、強
誘電性物質としてP (VDF・TrFE)を用いた場
合、ECは約50MV/mであるから、■2が100■
のとき、dはd>2μmを満たすように決定すればよい
更に、本発明の実施例において、分極反転に要する時間
は一般に数μ秒以下とすることができるから、走査線数
の多いELアクティブマトリクス表示装置への適用に際
しても支障はない。
以上のように構成される本発明の実施例におけるELア
クティブマトリクス表示装置の画素の平面図を第6図に
示す。従って、同一部分には同一参照番号を付しである
。薄膜トランジスタ8が占める部分以外の大部分をEL
発発光子7ために利用できるため、開口率の大きな画素
(第6図に示した例では、約0.7)を実現できること
が分るであろう。
なふ、上記実施例は一つの例示であって、本発明の趣旨
を逸脱しない範囲で、種々の変更あるいは改良を行い得
ることは言うまでもない。
例えば、上記実施例では、薄膜トランジスタ8のソース
とゲートとにぞれぞれ+V□以上及び−■□以下の電圧
を印加しているが、ソース及びドレインの一方の電位を
固定しておいて、他方に+2Vo以上の電圧及び−2■
8以下の電圧を印加するようにしてもよい。
また、薄膜トランジスタ8の断面構造及びその構成材料
も、第4図に示しまた上に説明したものだけでなく、様
々な構成及び材料を採用できる。
例えば、上記実施例はNチャネルであるが、Pチャネル
に構成してもよく、また、チャネル領域は、ポリシリコ
ンアイランド11だけでなく、単結晶シリコンでもよく
、または、GaAsなどの化合物半導体材料で形成して
もよい。更に、基板もガラスだけでなく、他の透明基板
材料を使用することもできる。
発明の詳細 な説明したように、本発明によれば、開口率の大きな画
素を実現できるため、ELアクティブマトリクス表示装
置の輝度および表示品質を大幅に改善することができる
。従って、本発明を高輝度、大面積、高精細が要求され
る、各種端末装置用表示装置に応用すれば、上記利点を
より有効に活かすことかできる。
【図面の簡単な説明】
第1図は、本発明の実施例におけるELアクティブマト
リクス表示装置の1画素の回路図、第2図は、従来のE
Lアクティブマトリクス表示装置の1画素の回路図、 第3図は、第2図に示した回路の平面図、第4図は、第
1図に示すELアクティブマトリクス表示装置の薄膜ト
ランジスタの断面構成図、第5図は、第1図に示すEL
アクティブマトリクス表示装置の薄膜トランジスタのド
レイン電流とゲート電圧との関係を示すグラフ、 第6図は、第1図に示した回路の平面図である。 (主な参照番号) 1・・ソース線、 2・・ゲート線、 3.5.8・・薄膜トランジスタ、 4・・キャパシタ、6・・発光電源、 7・・ELL光部、10・・ガラス基板、11・・ポリ
シリコンアイランド、

Claims (3)

    【特許請求の範囲】
  1. (1) 1画素に対応する基本単位が、EL発光部と、
    該EL発光部の一方の電極に接続された薄膜トランジス
    タからなる画素駆動用素子とから構成され、前記薄膜ト
    ランジスタのゲート絶縁膜が強誘電性物質で形成されて
    いることを特徴とするELアクティブマトリクス表示装
    置。
  2. (2) 前記薄膜トランジスタのドレインは、前記EL
    発光部の前記一方の電極に接続され、前記薄膜トランジ
    スタのソースがソース線に接続され、前記薄膜トランジ
    スタのゲートがゲート線に接続されていることを特徴と
    する特許請求の範囲第(1)項記載のELアクティブマ
    トリクス表示装置。
  3. (3) 前記強誘電性物質は、PLZT、BaTiO_
    3、PVDF、P(VDF/TrFE)からなる群から
    選択された1つの物質であることを特徴とする特許請求
    の範囲第(1)項または第(2)項記載のELアクティ
    ブマトリクス表示装置。
JP60103436A 1985-05-15 1985-05-15 Elアクテイブマトリクス表示装置 Pending JPS61260596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60103436A JPS61260596A (ja) 1985-05-15 1985-05-15 Elアクテイブマトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60103436A JPS61260596A (ja) 1985-05-15 1985-05-15 Elアクテイブマトリクス表示装置

Publications (1)

Publication Number Publication Date
JPS61260596A true JPS61260596A (ja) 1986-11-18

Family

ID=14353982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60103436A Pending JPS61260596A (ja) 1985-05-15 1985-05-15 Elアクテイブマトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS61260596A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014052640A (ja) * 1999-02-24 2014-03-20 Semiconductor Energy Lab Co Ltd 表示装置、表示モジュール及び電子機器
JP2014056251A (ja) * 1999-01-28 2014-03-27 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056251A (ja) * 1999-01-28 2014-03-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2014052640A (ja) * 1999-02-24 2014-03-20 Semiconductor Energy Lab Co Ltd 表示装置、表示モジュール及び電子機器
JP2014222349A (ja) * 1999-02-24 2014-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2016095518A (ja) * 1999-02-24 2016-05-26 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2017010049A (ja) * 1999-02-24 2017-01-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2018018090A (ja) * 1999-02-24 2018-02-01 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器

Similar Documents

Publication Publication Date Title
US10529280B2 (en) Display device
US7167147B2 (en) Display device and method of driving the same
US6864637B2 (en) Organic electro luminescence device and method for driving the same
US7247995B2 (en) Semiconductor device
US5990629A (en) Electroluminescent display device and a driving method thereof
WO2023005660A1 (zh) 像素驱动电路、像素驱动方法和显示装置
EP0112700B1 (en) Thin-film transistor circuit
JP3946663B2 (ja) 能動型有機電界発光素子とその製造方法
JP2616153B2 (ja) El発光装置
WO1999012150A1 (en) Display device
US9842891B2 (en) Pixel circuit
CN109643509B (zh) 显示装置和电子装置
CN113781963A (zh) 像素电路、显示面板及显示装置
JP2003167533A (ja) 表示装置
US20030117347A1 (en) Active matrix electroluminescent display device
US6815710B2 (en) Organic electroluminescence unit
KR20040047564A (ko) 전기 광학 장치, 액티브 매트릭스 기판 및 전자 기기
WO2020048115A1 (zh) 阵列基板及液晶显示器
JPS61260596A (ja) Elアクテイブマトリクス表示装置
JP3207760B2 (ja) 半導体装置およびこれを用いた画像表示装置
KR100643563B1 (ko) 능동행렬 유기전기발광소자
JP4879522B2 (ja) 表示装置及びそれを用いた電子機器
JP2004093960A (ja) 表示装置の駆動方法
CN110459186A (zh) 一种像素显示结构及面板
JPS62514B2 (ja)