JPS6127177Y2 - - Google Patents
Info
- Publication number
- JPS6127177Y2 JPS6127177Y2 JP1979132753U JP13275379U JPS6127177Y2 JP S6127177 Y2 JPS6127177 Y2 JP S6127177Y2 JP 1979132753 U JP1979132753 U JP 1979132753U JP 13275379 U JP13275379 U JP 13275379U JP S6127177 Y2 JPS6127177 Y2 JP S6127177Y2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- moisture
- layer
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置の構造に関し、特にパシベ
ーシヨン膜の構造の改良に関する。
ーシヨン膜の構造の改良に関する。
半導体装置は特性安定化のため通常半導体素子
表面にパシベーシヨン膜を具備する。
表面にパシベーシヨン膜を具備する。
第１図は一般的に用いられるパシベーシヨン膜
の構造を示す要部断面図で、シリコン素子基板１
表面に形成された二酸化シリコン（SiO2）膜２上
に燐シリケートガラス（PSG）膜３を被着させ、
更にPSG膜３が耐湿性の点で劣るのを補うため前
記PSG膜３の上を窒化シリコン（Si3N4）膜４のよ
うな高耐湿性絶縁膜４で被覆している。
の構造を示す要部断面図で、シリコン素子基板１
表面に形成された二酸化シリコン（SiO2）膜２上
に燐シリケートガラス（PSG）膜３を被着させ、
更にPSG膜３が耐湿性の点で劣るのを補うため前
記PSG膜３の上を窒化シリコン（Si3N4）膜４のよ
うな高耐湿性絶縁膜４で被覆している。
上記構造ではパシベーシヨン膜の上面は水分に
対する充分な阻止力を有するが、側面はPSG膜３
の端面が露出するため水分の阻止力は必ずしも完
全とは言い難い。
対する充分な阻止力を有するが、側面はPSG膜３
の端面が露出するため水分の阻止力は必ずしも完
全とは言い難い。
本考案の目的は上述のような側面からの水分の
浸透を防止し得るパシベーシヨン膜の構造を提供
することにあり、そのため本考案においては燐シ
リケートガラスを表面保護膜とする半導体装置に
おいて、半導体基板上に形成した素子間の絶縁分
離領域上に素子領域を取り囲んで、内部配線と分
離して形成した多結晶半導体層と、前記素子領域
上の燐シリケートガラスの上層から素子分離領域
および核多結晶半導体層に延在して形成した高耐
湿性絶縁膜とで、耐水障壁を形成したことを特徴
とする半導体装置。
浸透を防止し得るパシベーシヨン膜の構造を提供
することにあり、そのため本考案においては燐シ
リケートガラスを表面保護膜とする半導体装置に
おいて、半導体基板上に形成した素子間の絶縁分
離領域上に素子領域を取り囲んで、内部配線と分
離して形成した多結晶半導体層と、前記素子領域
上の燐シリケートガラスの上層から素子分離領域
および核多結晶半導体層に延在して形成した高耐
湿性絶縁膜とで、耐水障壁を形成したことを特徴
とする半導体装置。
以下本考案の実施例を図面により説明する。
第２図は本考案を用いて製作した半導体装置の
一例のMOS IC を示す要部断面図である。
一例のMOS IC を示す要部断面図である。
同図において１はシリコン素子基板、２は素子
間の絶縁分離のためのフイールド酸化膜、３，
３′，３″はPSG膜、４はSi3N4膜、５，５′，５″
はそれぞれアルミニウム（Al）よりなるソー
ス、ゲート及びドレイン電極、６はゲート酸化
膜、７は多結晶シリコンよりなるゲート電極、
８，９はソース及びドレインとなる拡散層、１０
はチヤネルカツト拡散層である。
間の絶縁分離のためのフイールド酸化膜、３，
３′，３″はPSG膜、４はSi3N4膜、５，５′，５″
はそれぞれアルミニウム（Al）よりなるソー
ス、ゲート及びドレイン電極、６はゲート酸化
膜、７は多結晶シリコンよりなるゲート電極、
８，９はソース及びドレインとなる拡散層、１０
はチヤネルカツト拡散層である。
本実施例においては、シリコン素子基板１表面
全面に被着した多結晶シリコン層をパターニング
してゲート電極７を形成するに際し、シリコン素
子基板最外端のフイールド酸化膜２上に素子領域
を取り囲む多結晶シリコン層１７を同時に形成す
る。
全面に被着した多結晶シリコン層をパターニング
してゲート電極７を形成するに際し、シリコン素
子基板最外端のフイールド酸化膜２上に素子領域
を取り囲む多結晶シリコン層１７を同時に形成す
る。
次いでPSG膜をシリコン素子基板表面全面に被
着したのち、これにAl電極窓を開口するに際し
て上記多結晶シリコン層１７上及びその両側の
PSG膜を除去しPSG膜３，３′間を分離する。そ
のあとAl電極５，５′，５″を形成し、更にSi3N4
膜４を被覆する。
着したのち、これにAl電極窓を開口するに際し
て上記多結晶シリコン層１７上及びその両側の
PSG膜を除去しPSG膜３，３′間を分離する。そ
のあとAl電極５，５′，５″を形成し、更にSi3N4
膜４を被覆する。
以上によりシリコン素子周縁部のフイールド酸
化膜２上に素子領域８を取り囲む多結晶シリコン
層１７とその上を被覆するSi3N4よりなる高耐湿
性絶縁膜４との二層構造の耐水障壁が形成され
る。
化膜２上に素子領域８を取り囲む多結晶シリコン
層１７とその上を被覆するSi3N4よりなる高耐湿
性絶縁膜４との二層構造の耐水障壁が形成され
る。
上記多結晶シリコン層１７及びSi3N4膜４はと
もに水分を浸透させないので、上記構造のパシベ
ーシヨン膜は側面より浸透する水分を前記耐水障
壁で完全に阻止することができ、内部のPSG膜３
に水分が到達することがない。
もに水分を浸透させないので、上記構造のパシベ
ーシヨン膜は側面より浸透する水分を前記耐水障
壁で完全に阻止することができ、内部のPSG膜３
に水分が到達することがない。
なお、上記実施例ではパシベーシヨン膜の端部
にPSG膜３′を残留せしめたが、これは除去して
も差支えない。
にPSG膜３′を残留せしめたが、これは除去して
も差支えない。
また上記実施例はMOS IC を掲げて説明した
が、バイポーラICがトランジスタ或いは整流器
等すべての半導体装置に本考案を用いることがで
きる。
が、バイポーラICがトランジスタ或いは整流器
等すべての半導体装置に本考案を用いることがで
きる。
更に本考案の耐水障壁の上に例えばポリイミド
膜のような他の絶縁膜を被覆することも何ら差支
えない。
膜のような他の絶縁膜を被覆することも何ら差支
えない。
以上説明したごとく本考案の半導体装置は、水
分がパツケージ内部に侵入しやすいモールド封止
型半導体装置であつても、素子領域は水分から完
全に保護されるので半導体装置の信頼度を損なう
ことはない。
分がパツケージ内部に侵入しやすいモールド封止
型半導体装置であつても、素子領域は水分から完
全に保護されるので半導体装置の信頼度を損なう
ことはない。
しかも本考案の半導体装置の製作に当つては、
ホトマスクを一部変更するのみで、製作工数を増
大させることもない。
ホトマスクを一部変更するのみで、製作工数を増
大させることもない。
第１図は従来構造の半導体装置を示す要部断面
図、第２図は本考案の半導体装置の実施例を示す
要部断面図である。 １……半導体装置、２……酸化膜、３，３′…
…PSG膜、４……高耐湿性絶縁膜、１７……多結
晶半導体層。
図、第２図は本考案の半導体装置の実施例を示す
要部断面図である。 １……半導体装置、２……酸化膜、３，３′…
…PSG膜、４……高耐湿性絶縁膜、１７……多結
晶半導体層。
Claims (1)
- 燐シリケートガラスを表面保護膜とする半導体
装置において、半導体基板上に形成した素子間の
絶縁分離領域上に、素子領域を取り囲んで内部配
線と分離して形成した多結晶半導体層と、前記素
子領域上の燐シリケートガラスの上層から素子分
離領域及び該多結晶半導体層に延在して形成した
高耐湿性絶縁膜とで、耐水障壁を形成したことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979132753U JPS6127177Y2 (ja) | 1979-09-26 | 1979-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979132753U JPS6127177Y2 (ja) | 1979-09-26 | 1979-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5651349U JPS5651349U (ja) | 1981-05-07 |
| JPS6127177Y2 true JPS6127177Y2 (ja) | 1986-08-13 |
Family
ID=29364360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979132753U Expired JPS6127177Y2 (ja) | 1979-09-26 | 1979-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127177Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4114971A (en) * | 1976-09-30 | 1978-09-19 | Van Products, A Division Of Standex International Corporation | Cluster assembly and block therefor |
-
1979
- 1979-09-26 JP JP1979132753U patent/JPS6127177Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5651349U (ja) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786638A (en) | Semiconductor device with moisture impervious film | |
| JPH03203351A (ja) | 半導体装置及びその製造方法 | |
| JPS6127177Y2 (ja) | ||
| JPS59110122A (ja) | 窒化膜を有する半導体集積回路装置 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH05234991A (ja) | 半導体装置 | |
| JP2715456B2 (ja) | 半導体装置 | |
| JP2001176976A (ja) | 半導体装置及びその製造方法 | |
| JP2537354B2 (ja) | 半導体イオンセンサ | |
| JPS61128546A (ja) | 半導体装置 | |
| JPH05226325A (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS59161840A (ja) | 半導体集積回路装置 | |
| JPS6028247A (ja) | 半導体装置 | |
| JPS62591B2 (ja) | ||
| JPH0565055B2 (ja) | ||
| JPS59211236A (ja) | 半導体装置 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS5941853A (ja) | 半導体装置及びその製造方法 | |
| JPS6346979B2 (ja) |