JPS61276295A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPS61276295A JPS61276295A JP60116355A JP11635585A JPS61276295A JP S61276295 A JPS61276295 A JP S61276295A JP 60116355 A JP60116355 A JP 60116355A JP 11635585 A JP11635585 A JP 11635585A JP S61276295 A JPS61276295 A JP S61276295A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- group
- wiring board
- electrode terminal
- element electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は印刷配線基板特にチップ・オン・ボード型の印
刷配線基板に関するものである。
刷配線基板に関するものである。
（発明の技術的背景とその問題点〕
特定外囲器のないチップ実装によるチップ・オン・ボー
ド技術は印刷配線基板上に直接、半導体、集積回路（Ｉ
Ｃ）チップを接着して基板上で電極とのボンディングを
する技術で、ＩＣパッケージを特に必要としないところ
から、装置の薄型化による高密度実装、また低価格化に
すぐれている。このような印刷配線基板は例えば液晶表
示器において、表示素子と一体に組立てられるが、マト
リックス型表示器によると電、極数が多いため、駆動用
ＬＳＩの数も十数箇必要となり、印刷配線基板も大型か
つ極めて複雑になる。基板にボンディングされる素子チ
ップはパッケージに入った素子と異なリボンディング実
装の過程で取扱いその他により不良となる発生率が高い
。そのため検査を行なうが、液晶素子型電極端子との接
続部が例えばパターンピッチで０．４＃と狭くチェック
用測定ピンの接触が容易でないという不都合があった。
ド技術は印刷配線基板上に直接、半導体、集積回路（Ｉ
Ｃ）チップを接着して基板上で電極とのボンディングを
する技術で、ＩＣパッケージを特に必要としないところ
から、装置の薄型化による高密度実装、また低価格化に
すぐれている。このような印刷配線基板は例えば液晶表
示器において、表示素子と一体に組立てられるが、マト
リックス型表示器によると電、極数が多いため、駆動用
ＬＳＩの数も十数箇必要となり、印刷配線基板も大型か
つ極めて複雑になる。基板にボンディングされる素子チ
ップはパッケージに入った素子と異なリボンディング実
装の過程で取扱いその他により不良となる発生率が高い
。そのため検査を行なうが、液晶素子型電極端子との接
続部が例えばパターンピッチで０．４＃と狭くチェック
用測定ピンの接触が容易でないという不都合があった。
ざらに不良が発見された場合に、素子チップを交換して
修理をするが、この修理で印刷配線基板の方が破壊され
ることが多く、印刷配線基板全体が使用不可能となる。
修理をするが、この修理で印刷配線基板の方が破壊され
ることが多く、印刷配線基板全体が使用不可能となる。
（発明の目的）
本発明は上記した不都合を解消するもので、素子チップ
のボンディング後の検査が容易で、しかも素子チップの
交換修理が確実にできるチップ・オン・ボード型の印刷
配線基板を得るものである。
のボンディング後の検査が容易で、しかも素子チップの
交換修理が確実にできるチップ・オン・ボード型の印刷
配線基板を得るものである。
本発明は絶縁基板上に素子チップと直接ボンディングさ
れるアウター・ボンディングパッド群を有し、このバッ
ト群を取り囲んで素子電極端子群を形成する。素子電極
端子群は所定の例えばデュアル・インライン・パッケー
ジやフラット・パッケージの端子に対応するパターンに
配列されている。この素子電極端子群の外側には他素子
接続部を形成する。前記アウター・ボンディングパッド
群と素子電極端子群間に第１の印刷配線群を、素子電極
端子群と他素子接続部間に第２の印刷配線群を接続する
。
れるアウター・ボンディングパッド群を有し、このバッ
ト群を取り囲んで素子電極端子群を形成する。素子電極
端子群は所定の例えばデュアル・インライン・パッケー
ジやフラット・パッケージの端子に対応するパターンに
配列されている。この素子電極端子群の外側には他素子
接続部を形成する。前記アウター・ボンディングパッド
群と素子電極端子群間に第１の印刷配線群を、素子電極
端子群と他素子接続部間に第２の印刷配線群を接続する
。
（発明の実施例）
以下図面を参照して本発明の詳細な説明する。
第１図乃至第３図は液晶表示器に適用した実施例で、印
刷配線基板を形成する絶縁基板（６）はその一方の面側
に液晶表示素子（至）を取付枠０のによって取付けられ
ている。絶縁基板（６）はガラスエポキシ板からなり、
その表面に銅箔のエツチングによる電極配線パターンが
形成され、その上に液晶駆動回路用のＩＣ素子チップ（
４）が取付けられる。液晶表示素子０２）は表示電極を
形成した２枚のガラス板間に液晶を封入したもので、一
方のガラス板を突出さくＪ２αノ 下方向にのみ導電性のある異方導電性のコネクタ００を
介して接続される。液晶表示素子０のは画素数が横２０
０Ｘ縦６４０ドツトのドツトマトリクス表示であり、こ
れのための液晶駆動用ＩＣ素子チップ０◇の数は各８０
出力のＬＳＩで１／１００デユーテイ駆動で１８個が実
装されている。
刷配線基板を形成する絶縁基板（６）はその一方の面側
に液晶表示素子（至）を取付枠０のによって取付けられ
ている。絶縁基板（６）はガラスエポキシ板からなり、
その表面に銅箔のエツチングによる電極配線パターンが
形成され、その上に液晶駆動回路用のＩＣ素子チップ（
４）が取付けられる。液晶表示素子０２）は表示電極を
形成した２枚のガラス板間に液晶を封入したもので、一
方のガラス板を突出さくＪ２αノ 下方向にのみ導電性のある異方導電性のコネクタ００を
介して接続される。液晶表示素子０のは画素数が横２０
０Ｘ縦６４０ドツトのドツトマトリクス表示であり、こ
れのための液晶駆動用ＩＣ素子チップ０◇の数は各８０
出力のＬＳＩで１／１００デユーテイ駆動で１８個が実
装されている。
第３図はこれらＩＣ素子チップ（ロ）の１個とその周辺
の印刷配線基板の一部を示すもので、絶縁基板（６）の
−表面に素子を取付けるダイポンディングパッドが形成
され、その上にＩＣ素子チップ０◇がダイボンディング
されている。絶縁基板上の各導体層は、基板面に銅箔を
貼付しフォトエツチングにより所定のパターンとされた
もので、この導体層により素子チップ００の周囲に、チ
ップを囲むように多数のパッドからなる７１クター・ポ
ンディングパッド群（４）が形成される。このパッドの
各−から放射方向に印刷配線（２１）が延び、アウター
・ボンディングパッド群ａを取り囲むように配列された
素子電極群（２２）に接続される。
の印刷配線基板の一部を示すもので、絶縁基板（６）の
−表面に素子を取付けるダイポンディングパッドが形成
され、その上にＩＣ素子チップ０◇がダイボンディング
されている。絶縁基板上の各導体層は、基板面に銅箔を
貼付しフォトエツチングにより所定のパターンとされた
もので、この導体層により素子チップ００の周囲に、チ
ップを囲むように多数のパッドからなる７１クター・ポ
ンディングパッド群（４）が形成される。このパッドの
各−から放射方向に印刷配線（２１）が延び、アウター
・ボンディングパッド群ａを取り囲むように配列された
素子電極群（２２）に接続される。
素子電極端子群（２２）はデュアル・インライン・パッ
ケージ（［）ＩＰ）のリード端子に対応する位置関係に
各端子が配列されており、同パッケージをこの端子群上
に位置させたときに、各端子同志が合致するパターンと
なっている。ざらに外側に液晶表示素子０２）の電極端
子００に接続するための端子すなわち、外部接続部（２
３）が形成され、素子電極端子群（２２）とこれら接続
部（２３）とが、各対応して印刷配線（２４）で接続さ
れている。 ＩＣ素子チップＯ◇はダイボンディング後
、ボンディングワイヤ（２５）により、アウター・ボン
ディングパッド群（２０）にボンディングされて、印刷
配線基板と電気的に接続される。ボンディングされたチ
ップは保護のため、エポキシ樹脂、シリコーンなどでポ
ツティングされる。
ケージ（［）ＩＰ）のリード端子に対応する位置関係に
各端子が配列されており、同パッケージをこの端子群上
に位置させたときに、各端子同志が合致するパターンと
なっている。ざらに外側に液晶表示素子０２）の電極端
子００に接続するための端子すなわち、外部接続部（２
３）が形成され、素子電極端子群（２２）とこれら接続
部（２３）とが、各対応して印刷配線（２４）で接続さ
れている。 ＩＣ素子チップＯ◇はダイボンディング後
、ボンディングワイヤ（２５）により、アウター・ボン
ディングパッド群（２０）にボンディングされて、印刷
配線基板と電気的に接続される。ボンディングされたチ
ップは保護のため、エポキシ樹脂、シリコーンなどでポ
ツティングされる。
アウター・ボンディングパッド群（ロ）の形状はチップ
に合せて配列されるが、素子電極端子群（２２）はＤＩ
Ｐ型素子外囲器の電極リードに対応した配置になってい
る。したがって、印刷配線基板が破損して素子チップが
交換不可能となっても素子チップをＤＩＰ型素子外囲器
にモールドした素子を修理交換用として使える。また、
素子電極端子群（２２）は素子チップ０４）のホンディ
ング後のチェック用端子とも使える。特に、素子電極端
子群（２２）の端子配置がＤＩＰ型電極電極リード応し
ている為、０．１インチ・ピッチなどのユニバーサル形
の検査ヘッドが使用出来、検査ヘッドの設計期間短縮、
設計費用削減などが可能になる。
に合せて配列されるが、素子電極端子群（２２）はＤＩ
Ｐ型素子外囲器の電極リードに対応した配置になってい
る。したがって、印刷配線基板が破損して素子チップが
交換不可能となっても素子チップをＤＩＰ型素子外囲器
にモールドした素子を修理交換用として使える。また、
素子電極端子群（２２）は素子チップ０４）のホンディ
ング後のチェック用端子とも使える。特に、素子電極端
子群（２２）の端子配置がＤＩＰ型電極電極リード応し
ている為、０．１インチ・ピッチなどのユニバーサル形
の検査ヘッドが使用出来、検査ヘッドの設計期間短縮、
設計費用削減などが可能になる。
素子を含めた回路の検査後、基板は液晶表示装置に組込
まれ、その接続部（２３）と液晶電極端子００とがコネ
クタ０Φ（第２図）を介して接続される。
まれ、その接続部（２３）と液晶電極端子００とがコネ
クタ０Φ（第２図）を介して接続される。
次に第４図は本発明の他の実施例を示す。ここで第３図
と同一符号の部分は同様部分を示す。第３図と異なると
ころは素子電極端子群（４０）の端子配置がピン・グリ
ッド・アレー型素子外囲器の電極リード配列に対応した
配置になっていることである。
と同一符号の部分は同様部分を示す。第３図と異なると
ころは素子電極端子群（４０）の端子配置がピン・グリ
ッド・アレー型素子外囲器の電極リード配列に対応した
配置になっていることである。
素子チップからの出力線数（素子電極端子数に対応）が
多くなるとＤＩＰ型素子外囲器の電極り−ドに対応した
素子電極端子配置では配置の長さが長くなりすぎてしま
う。ビン・グリッド・アレー型配置はこの不都合を避け
るのによい。
多くなるとＤＩＰ型素子外囲器の電極り−ドに対応した
素子電極端子配置では配置の長さが長くなりすぎてしま
う。ビン・グリッド・アレー型配置はこの不都合を避け
るのによい。
第５図の実施例では、素子電極端子群（５０）の端子配
置が、フラット・パッケージ型素子外囲器の電極リード
に対応したパターンになっている。なお第３図と同一符
号の部分は同様部分を示す。フラット・パッケージ型素
子外囲器では出力線数が多くとれること、また、検査修
理後、この素子電極端子群にフラット・パッケージ素子
を交換接続しても、外囲器の高さが薄いため、液晶表示
素子の背面との間隔に余裕があり、支障をきたさない。
置が、フラット・パッケージ型素子外囲器の電極リード
に対応したパターンになっている。なお第３図と同一符
号の部分は同様部分を示す。フラット・パッケージ型素
子外囲器では出力線数が多くとれること、また、検査修
理後、この素子電極端子群にフラット・パッケージ素子
を交換接続しても、外囲器の高さが薄いため、液晶表示
素子の背面との間隔に余裕があり、支障をきたさない。
第６図は本発明の他の実施例を示し、第３図と同一符号
の部分は同様部分を示している。素子電極端子群（６０
）の配列パターンはフラット型端子を内側に折曲げたプ
ラスチック・リード・チップ・キャリア型外囲器の電極
端子配列となっている。
の部分は同様部分を示している。素子電極端子群（６０
）の配列パターンはフラット型端子を内側に折曲げたプ
ラスチック・リード・チップ・キャリア型外囲器の電極
端子配列となっている。
しかして絶縁基板（６１）は厚さ３０μｍの薄いポリミ
ドシートでできて、接続部（２３）の外周までの矩形状
のシートであり、他のチップを実装した絶縁基板■とは
独立となっている。
ドシートでできて、接続部（２３）の外周までの矩形状
のシートであり、他のチップを実装した絶縁基板■とは
独立となっている。
すなわち、素子チップ（６２）と絶縁基板（６１）の組
立体が独立の印刷基板（６３）であり、この基板を修理
のために破損した大型印刷配線基板のチップ取付位置に
接着できるようにしたものでおる。
立体が独立の印刷基板（６３）であり、この基板を修理
のために破損した大型印刷配線基板のチップ取付位置に
接着できるようにしたものでおる。
本実施例によれば、また同一構造のＩＣ素子チップを同
基板（６１）に第３図実施例と同様に取付けることで、
１個の独立した素子となるため、大型絶縁板の所定位置
にこの基板（６１）を複数個、貼付けることで、例えば
液晶表示用の印刷配線基板とすることもできる。
基板（６１）に第３図実施例と同様に取付けることで、
１個の独立した素子となるため、大型絶縁板の所定位置
にこの基板（６１）を複数個、貼付けることで、例えば
液晶表示用の印刷配線基板とすることもできる。
なお、上記実施例では絶縁基板としてガラスエポキシや
ポリイミドシートについて説明したが、紙エポキシ、フ
ェノール樹脂、複合材など他の材料を基板材に使用して
もよく、印刷配線も、銅箔の他、銅箔上にニッケル層、
金属または半田層を積層したものなど周知のもので構成
することができる。
ポリイミドシートについて説明したが、紙エポキシ、フ
ェノール樹脂、複合材など他の材料を基板材に使用して
もよく、印刷配線も、銅箔の他、銅箔上にニッケル層、
金属または半田層を積層したものなど周知のもので構成
することができる。
また、本発明は、液晶表示機器のほか、一般電気機器に
適用できることはいうまでもない。
適用できることはいうまでもない。
以上実施例で説明したように本発明によれば、素子チッ
プの修理交換で、印刷配線基板が部分的に破損しても修
理でき、印刷配線基板そのものはまた既に実装した他の
良品素子チップを廃業することがないため、印刷配線基
板を使用している装置を安価に製造また修理できる。ま
た、ボンディングしたチップの検査が容易にでき、検査
装置の開発期間も短縮でき、その工業上の効果は大きな
ものである。
プの修理交換で、印刷配線基板が部分的に破損しても修
理でき、印刷配線基板そのものはまた既に実装した他の
良品素子チップを廃業することがないため、印刷配線基
板を使用している装置を安価に製造また修理できる。ま
た、ボンディングしたチップの検査が容易にでき、検査
装置の開発期間も短縮でき、その工業上の効果は大きな
ものである。
第１図は本発明の一実施例を示す平面略図、第２図は第
１図をＡ−Ａ線にそつて切断して示す断面図、第３図は
第１図の一部を示す平面図、第４図は本発明の他の実施
例を示す平面図、第５図は本発明の第２の他の実施例を
示す平面図、第６図は本発明の第３の他の実施例を示す
平面図である。 ■・・・絶縁基板、（２）・・・液晶表示素子、（至）
・・・ＩＣ素子チップ、［相］・・・アウター・ボンデ
ィングパッド、（２１）・・・印刷配線、（２２）・・
・素子電極端子群、（２３）・・・外部接続部、（２４
）・・・印刷配線群、（２５）・・・ボンディングワイ
ヤ。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 第３図 ２５第４図 第５図 臼 第６図
１図をＡ−Ａ線にそつて切断して示す断面図、第３図は
第１図の一部を示す平面図、第４図は本発明の他の実施
例を示す平面図、第５図は本発明の第２の他の実施例を
示す平面図、第６図は本発明の第３の他の実施例を示す
平面図である。 ■・・・絶縁基板、（２）・・・液晶表示素子、（至）
・・・ＩＣ素子チップ、［相］・・・アウター・ボンデ
ィングパッド、（２１）・・・印刷配線、（２２）・・
・素子電極端子群、（２３）・・・外部接続部、（２４
）・・・印刷配線群、（２５）・・・ボンディングワイ
ヤ。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 第３図 ２５第４図 第５図 臼 第６図
Claims (4)
- （１）絶縁基板と、この絶縁基板上に設けられた素子チ
ップと直接ボンディングされるアウター・ボンディング
パッド群と、このアウター・ボンディングパッド群を取
り囲み所定パターンに配列された素子電極端子群と、こ
の素子電極端子群の外側に配置された他素子接続部と、
前記アウター・ボンディングパッド群とこれに対応する
前記素子電極群とを接続する第１の印刷配線群と、前記
素子電極群を前記接続部に接続する第２の印刷配線群と
からなる印刷配線基板。 - （２）素子電極端子群の配列パターンがデュアル・イン
ライン・パッケージのマウントパッドに相当することを
特徴とする特許請求の範囲第１項記載の印刷配線基板。 - （３）素子電極端子群の配列パターンがフラット・パッ
ケージのマウントパッドに相当することを特徴とする特
許請求の範囲第１項記載の印刷配線基板。 - （４）素子電極端子群の配列パターンがピン・グリッド
アレーパッケージのマウントパッドに相当することを特
徴とする特許請求の範囲第１項記載の印刷配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116355A JPS61276295A (ja) | 1985-05-31 | 1985-05-31 | 印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116355A JPS61276295A (ja) | 1985-05-31 | 1985-05-31 | 印刷配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276295A true JPS61276295A (ja) | 1986-12-06 |
Family
ID=14684903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60116355A Pending JPS61276295A (ja) | 1985-05-31 | 1985-05-31 | 印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276295A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021199489A1 (ja) * | 2020-03-30 | 2021-10-07 |
-
1985
- 1985-05-31 JP JP60116355A patent/JPS61276295A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021199489A1 (ja) * | 2020-03-30 | 2021-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6096576A (en) | Method of producing an electrical interface to an integrated circuit device having high density I/O count | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| CN100555614C (zh) | 带自动键合封装装置和将该装置键合到玻璃面板的方法 | |
| CN1113410C (zh) | 一种集成电路封装组件和组装集成电路封装的方法 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| KR20010060214A (ko) | 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| KR100370529B1 (ko) | 반도체 장치 | |
| JPH04216589A (ja) | 電子回路の接続構造 | |
| TW447053B (en) | Semiconductor apparatus and its manufacturing method, circuit board and electronic machine | |
| US7786478B2 (en) | Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JPH02229461A (ja) | 半導体装置 | |
| JP2006286679A (ja) | 半導体装置およびその製造方法 | |
| JPH0119166Y2 (ja) | ||
| KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TW546514B (en) | Liquid crystal display module structure | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2001202029A (ja) | 大型ディスプレイパネル用ドライバモジュール | |
| JPS63253983A (ja) | 平板型表示装置 | |
| JP2006071508A (ja) | 半導体装置の製造方法 |