JPS6127936B2

JPS6127936B2 -

Info

Publication number: JPS6127936B2
Application number: JP13015576A
Authority: JP
Inventors: Takashi Inada; Ryoichi Chiba
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1976-10-29
Filing date: 1976-10-29
Publication date: 1986-06-27
Also published as: JPS5354915A

Description

【発明の詳細な説明】本発明は、宇宙飛しよう体との通信に適した時
分割多重通信方式に関する。特に種々の最高周波
数成分を有したデータ信号を時分割多重伝送方式
によつて、各信号に応じたサンプリングレートに
より伝送する方式で受信端の多重信号復調方式に
関するものである。

一般に、宇宙飛しよう体等のテレメータ通信で
は、伝送すべきデータの種類が多く、それぞれの
データの有する周波数成分も種々にわたるため、
各データの最高周波数成分に応じてサンプリング
周期を変えた時分割多重通信が行なわれる。例え
ば変調方式としてPCM方式が用いられる場合に
は、各データはサンプリング後AD変換されて、
複数ビツトから構成されるワードの形で伝送され
るが、各データを伝送するワードは、一般にフレ
ームあるいはサブフレームと称せられる時間軸上
の単位区間の上に、サンプリング周期に応じて適
当な間隔で配置される。この場合フレームは特定
個数のワードから構成され、サブフレームは特定
個数のフレームから構成されている。最も高い周
波数成分を有するデータは、１フレーム中の複数
個のワードを用いて伝送され（いわゆるスーパコ
ミユテーシヨン）、平均的な周波数成分を有する
データは、１フレームあたり１個のワードにより
伝送される（ノーマルコミユテーシヨン）。平均
より遅い周波数レスポンスを有するデータは、１
サブフレーム中で特定の時間間隔を有する数個の
フレーム中の特定の１ワードにより伝送され、最
も遅い周波数レスポンスを有するデータは、特定
のフレームの特定のワードにより１サブフレーム
に１回の割合で伝送される（サブコミユテーシヨ
ン）。

このような数種のコミユテーシヨン方式を必要
に応じて組合わせた多重化フオーマツトを有する
時分割多重データ信号から、各データを抽出し出
力する復調装置においては、ビツト同期、フレー
ム同期、サブフレーム同期等の手段によつて、入
力データ系列からワードカウント信号、フレーム
カウント信号等のタイミングアドレス信号を得
て、これらの信号によつて入力データ系列中の各
データチヤンネルに同期したチヤンネル識別信号
を合成する。従来この信号を合成する方式として
は、次に示す２通りの方式がよく知られている。
すなわち、第一の方式は、ある特定の多重化フオ
ーマツトを有するデータ系列のみを復調する装置
に適した方式で、配線が固定された特定の論理回
路（ハードワイヤードロジツク）を用いて、タイ
ミングアドレス信号を入力として論理演算を行な
い、チヤンネル識別信号を得る方式である。第二
の方式は、入力データ系列の多重化フオーマツト
が変化しても同一の復調装置が使用できるような
汎用性のある装置に適した方式で、例えばパツチ
板とパツチコード等の手段により、タイミングア
ドレス信号から得られる各種タイミング信号を必
要に応じて論理的に組合わせて、チヤンネル識別
信号を得る方式である。

しかしこれらの方式では、入力データ系列で多
重化されるデータのチヤンネル数や、そのうちか
ら抽出、出力すべきデータのチヤンネル数が多い
場合や、多重化のフオーマツトが複雑な場合に
は、装置が複雑になる欠点がある。すなわち第一
の方式では論理回路の構成が膨大なものになる。
第二の方式では信号接続部に機械接点を用い、マ
ニユアル操作によりパツチコード等による電気的
接続を行なうため、パツチ板の構造や操作が複雑
になり、また空間的スペースを多く必要とし信号
接続のための配線が錯線するという欠点があつ
た。

本発明は、これらの欠点を除去するもので、装
置が小形化され操作が簡単であつて、しかもロジ
ツクを変更するフレキシビリテイのある方式を提
供することを目的とする。

本発明は、複数個のデータ信号がその各データ
信号の最高周波数成分に応じたサンプリング間隔
により時間的に多重化されて伝送された信号を入
力信号とし、その入力信号のデータ系列から得ら
れるタイミングアドレス信号を入力として入力デ
ータ系列に同期した各データチヤンネルの識別信
号を出力するチヤンネル識別信号発生回路と、こ
のデータチヤンネルの識別信号に同期して入力デ
ータ系列より所望のデータを抽出する手段とを備
えた多重信号復調方式において、上記チヤンネル
識別信号発生回路には、上記タイミングアドレス
信号をアドレス入力とする記憶回路を備え、その
記憶回路のアドレスにはそのアドレスの値に対応
するデータチヤンネルの識別信号があらかじめ符
号化されて記憶されたことを特徴とする。

記憶回路は読出専用メモリであることが好まし
い。

本発明は、チヤンネル識別信号発生回路の部分
に、入力データ系列のタイミングアドレス信号を
入力とし符号化されたチヤンネル識別信号（例え
ば純２進符号で表わしたチヤンネル番号）を入力
データ系列に同期して出力する機能を有する電気
的記憶装置を備え、入力データ系列の多重化フオ
ーマツトが一定でない場合には、この電気的記憶
装置を交換するか、複数個の電気的記憶装置を切
換えて使用するか、あるいは電気的記憶装置の記
憶内容を書き換えて使用するようにしたものであ
る。

次に図面を参照して、この発明による多重信号
復調方式を説明する。

第１図は本発明の一実施例構成図である。第１
図で１は入力端子を示し、これよりPCM方式に
よる時分割多重データ系列ａがビツト同期回路２
に入力される。ここで公知の位相同期ループ等の
手段によつて、入力データ系列に同期したクロツ
ク信号ｂ，ｃが抽出され、信号調整された入力デ
ータ系列ｄと共にフレームおよびサブフレーム同
期回路３に供給される。フレームおよびサブフレ
ーム同期回路３は、信号調整された入力データ系
列ｄを直列−並列変換し、並列PCMデータｅお
よびストローブパルスとして出力すると共に、内
部のフレーム同期パターン検出回路およびフレー
ム識別信号検出回路とこれらの出力にそれぞれ結
合されたワードカウンタおよびフレームカウンタ
により、PCMデータｅに同期したワードカウン
ト信号ｇおよびフレームカウント信号ｈをそれぞ
れ抽出し、タイミングアドルス信号としてチヤン
ネル識別信号発生回路４に給供する。

第２図にこの実施例回路の各部動作波形図を示
す。第２図ａ〜ｉは第１図に×印を付して示した
対応する符号の点の波形図である。

チヤンネル識別信号発生回路４の構成は、入力
データ系列の多重化フオーマツトにより異なる。
ここでは第３図に多重化フオーマツトの一例を示
す。第３図で図中の数字はデータチヤンネルの番
号を示し、データチヤンネル１〜２３はノーマル
コミユテーシヨンチヤンネル、２４はノーマルコ
ミユテーシヨンの４倍のサンプリングレートを有
するスーパコミユテーシヨンチヤンネル、２５〜
３２はノーマルコミユテーシヨンの1/8のサンプ
リングレートを有するサブコミユテーシヨンチヤ
ンネル、３３〜６４はノーマルコミユテーシヨン
の1/32のサンプリングレートを有するサブコミユ
テーシヨンチヤンネルである。

第３図の例で設明すると、回路４には０から31
までのワード番号をカウントする５ビツトのワー
ドカウント信号ｇと、０から31までのフレーム番
号をカウントする５ビツトのフレームカウント信
号ｈが供給される。

チヤンネル識別信号発生の従来の方法のうち、
例えばパツチ板とパツチコードを用いる方式で
は、まず信号ｇと信号ｈをデコードし、並列
PCMデータｅのワードW₀〜W₃₁、フレームF₀〜
F₃₁に同期したワードパルス32本およびフレーム
パルス32本を得て、これら64種の信号をパツチ板
上で論理回路により組み合わせることにより、チ
ヤンネル識別信号を得ていた。この場合たとえ
ば、ノーマルコミユテーシヨンチヤンネルについ
ては、ワードパルスがそのままチヤンネル識別信
号として使用できるが、チヤンネル２５〜３２で
は、各４種類のフレームパルス論理和の信号と、
W₁₀のワードパルス論理積をとる操作を必要とす
る。このように、パツチ板とパツチコードを用い
る方式では、一般にチヤンネル識別信号の構成が
相当複雑となり、従つて信号接続のための空間的
スペースを多く必要とする等の欠点があつた。固
定のハードワイヤードロジツクを用いて、同様の
接続を行なう場合には、この部分の回路構成は膨
大なものとなる。

本発明の特徴とするところは、回路４の部分に
集積回路化された固定記憶装置（読出し専用記憶
装置）を使用することにある。その構成を第４図
に示す。第４図はチヤンネル識別信号発生回路４
の構成例を示す図である。ワードカウント信号ｇ
は、固定記憶回路５のアドレス信号として使用さ
れる。固定記憶回路５には第５図に示されるよう
に、８ビツトのチヤンネル識別信号がワードカウ
ント信号の値０〜31に対応して記憶されている。
各チヤンネル識別信号の最上位１ビツトには、該
当するワードを使用するチヤンネルがサブコミユ
テーシヨンチヤンネルである場合には１が記憶さ
れ、スーパあるいはノーマルコミユテーシヨンで
ある場合には０が記憶されている。各チヤンネル
識別信号の下位７ビツトには該当チヤンネルがス
ーパあるいはノーマルコミユテーシヨンチヤンネ
ルである場合には、チヤンネル番号がそのまま記
憶され、サブコミユテーシヨンチヤンネルである
場合には、ワード識別符号（この例ではW₁₀が
０、W₂₀が１）が記憶されている。図中右端の欄
には各チヤンネル識別信号の下位７ビツトの10進
表示が示されている。

このようにして、固定記憶回路５の出力には、
入力のワードカウント信号ｇの値に対応したチヤ
ンネル識別信号が出力されるが、その下位７ビツ
トｊは、信号切替回路６の信号入力Ａに供給され
る。一方該信号の最上位１ビツトｋは、インバー
タ７を介して回路６の信号選択入力A′に接続さ
れる。信号切替回路６からは、信号ｋが０のと
き、すなわちスーパまたはノーマルコミユテーシ
ヨンチヤンンネルの場合には、入力Ａの入力信号
ｉが最終的なチヤンネル識別信号ｉとして出力さ
れる。ｉは該当ワードを使用するチヤンネルのチ
ヤンネル番号となつている。ｉはワードカウント
信号ｇに同期して変化するが、信号ｇと並列
PCMデータｅとは同期しているから、信号ｉを
用いてデータｅのテヤンネル番号を知ることがで
きる。

これに対して信号ｋが１のとき、すなわちサブ
コミユテーシヨンチヤンネルの場合は、ワード番
号の他にフレーム番号の識別を行なう必要があ
り、本実施例ではこのためその出力が、いわゆる
ワイヤードオア接続された固定記憶回路８および
９が用いられる。すなわち信号ｋが１のとき、さ
らにそのときの信号ｊの最下位ビツト出力ｌが０
の場合、すなわちW₁₀の場合には、ゲート１０の
出力ｍが１となつて固定記憶回路８が動作状態と
なり、その出力が回路６の信号入力Ｂに供給され
る。同様に信号ｌが１の場合すなわちW₂₀の場合
にはゲート１１の出力ｎが１となつて、固定記憶
回路９の出力が回路６の信号入力Ｂに供給され
る。固定記憶回路８および９のアドレス信号とし
てはフレームカウント信号ｈが使用され、それぞ
れの記憶内容は第６図および第７図に示されてい
るとおり、W₁₀およびW₂₀におけるフレーム番号
に対応したチヤンネル番号が記憶されている。

一方、信号ｋは信号切替回路６の信号選択入力
B′に接続されているから、その値が１のときは入
力信号Ｐが最終的にチヤンネル識別信号ｉとして
出力される。このとき信号ｉの内容は該当ワード
およびフレームを使用するチヤンネルのチヤンネ
ル番号となつている。

このようにして、全てのデータチヤンネルにつ
いてのチヤンネル識別信号として符号化された７
ビツトの並列ビツト信号ｉを得ることができる。

第１図の回路の出力である並列PCMデータ
ｅ、ストローブパルスｆ、チヤンネル識別信号ｉ
を用いて任意のデータチヤンネルのデータを抽出
する回路の例を第８図に示す。

第８図はデータ抽出回路の構成例図である。チ
ヤンネル識別信号ｉは並列ビツトを同時に比較可
能な比較回路１３に入力され、もう一方の並列ビ
ツト入力ｑと比較される。入力ｑは抽出すべきデ
ータのチヤンネル番号を示し、これは運用者の要
求に応じてサムホイールスイツチ等のデイジタル
スイツチ１４の手動操作によつて任意に設定され
る。ｉの内容（チヤンネル識別信号）が設定した
信号ｑに一致したとき回路１３から一致信号ｒが
ゲート１５に出力され、ストローブ信号ｆとの論
理積をとられた信号ｓにより、ラツチ回路１６に
おいて並列PCMデータｅがサンプリングされ、
所望のチヤンネルのデータｔが抽出される。

なお、本実施例の第４図におけるゲート１０，
１１は回路６の動作により本質的に必要なもので
なく、信号ｌを信号ｎとして、その反転を信号ｍ
として使用することもできる。

本実施例においては、入力データ系列の多重化
フオーマツトが第３図で示される場合について説
明したが、多重化フオーマツトが異なる他のデー
タ系列に対しては、固定記憶回路５，８，９の記
憶内容を変化させるだけでよい。従つて固定記憶
回路５，８，９を交換可能としておけば、任意の
多重化フオーマツトを有したデータ系列を固定記
憶回路の交換により復調することができる。もつ
とも、サブコミユテーシヨンチヤンネルとして使
用される１フレー中のワードの数が２ワードを越
える場合には、固定記憶回路８，９はそのワード
数に応じて増設する必要がある。

なお、入力データ系列の多重化フオーマツトが
一定でない場合、固定記憶回路を交換する以外に
複数個の固定記憶回路を切換えて使用する方法も
可能である。また、固定記憶回路を使用せず、電
気的に記憶内容を書き換え可能な記憶回路を用い
て必要に応じて記憶内容を書き換えるようにする
方法もある。

また上記例は変調方式がPCM方式の場合につ
いて述べたが、本発明はPDMやPAM等の他の方
式による時分割多重データ伝送方式の場合にも同
様に実施することができる。

以下説明したように、本発明ではチヤンネル識
別信号発生回路に記憶回路を使用するので、装置
構成がきわめて単純化され、装置を小型に構成す
ることができる。また、送信装置で信号の配列ロ
ジツに変更が生じた場合には、この記憶回路を交
換するあるいはその内容を変更することにより、
柔軟に対応することができる利点がある。さら
に、記憶回路に読出専用メモリを使用する場合に
は、記憶内容の書き込みが容易であり、多数個の
ものを、安価に作成することができ、その記憶内
容が失われないなどの利点がある。

【図面の簡単な説明】

第１図は本発明実施例の回路構成図。第２図は
その動作タイムチヤート。第３図は入力データの
多重化フオーマツトの構成例。第４図はチヤンネ
ル識別信号発生回路の構成例図。第５図は固定記
憶回路５の記憶内容例。第６図は固定記憶回路８
の記憶内容例。第７図は固定記憶回路９の記憶内
容例。第８図は第１図の回路の出力に接続される
データ抽出回路の構成例図。１……入力端子、２……ビツト同期回路、３…
…フレームおよびサブフレーム同期回路、４……
チヤンネル識別信号発生回路、５，８，９……固
定記憶回路、６……切替回路、１３……一致検出
回路、１６……ラツチ回路。

Claims

【特許請求の範囲】１複数個のデータ信号が各々の有する最高周波
数成分に応じ複数のワードから構成されるフレー
ム及び複数の前記フレームから構成されるサブフ
レーム内に適当な時間間隔で配列されて伝送され
る時分割多重データ伝送信号を入力信号とし、こ
の入力信号のデータ系列から得られるワード及び
フレームのタイミングアドレス信号を入力として
入力データ系列に同期した各データチヤンネルの
識別信号を出力するチヤンネル識別信号発生回路
と、このデータチヤンネルの識別信号に同期して
入力データ系列より所望のデータを抽出する手段
とを備えた多重信号復調方式において、前記チヤンネル識別信号発生回路が前記ワードタイミングアドレス信号をアドレス
入力とし、１フレーム内に少なくとも１個配列さ
れたデータ信号についてのデータチヤンネル識別
信号と、１フレーム内のＮ個の特定のワードタイ
ミングのいずれかに配列されかつ１サブフレーム
内に少なくとも１個配列されて各フレーム毎には
伝送されないデータ信号についてのフレーム内ワ
ードタイミング識別信号とを符号化された識別デ
ータの形で記憶した第１の記憶回路と、前記フレームタイミングアドレス信号をアドレ
ス入力とし、１サブフレーム内に少なくとも１個
配列され各フレーム毎には伝送されないデータ信
号のデータチヤンネル識別信号を符号化された識
別データの形で記憶した第２乃至第Ｎ＋１個の記
憶回路と、前記第１の記憶回路から得られる前記フレーム
内ワードタイミング識別信号に応答して前記第１
乃至第Ｎ＋１個の記憶回路の出力を切替えて前記
チヤンネル識別信号発生回路の出力とする切替回
路とを含むことを特徴とする多重信号復調方式。