JPS6128993B2 - - Google Patents
Info
- Publication number
- JPS6128993B2 JPS6128993B2 JP11069877A JP11069877A JPS6128993B2 JP S6128993 B2 JPS6128993 B2 JP S6128993B2 JP 11069877 A JP11069877 A JP 11069877A JP 11069877 A JP11069877 A JP 11069877A JP S6128993 B2 JPS6128993 B2 JP S6128993B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- buffer
- signal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
従来、液晶表示式の電子時計に於いては、液晶
の性質より、長寿命化を計るため、駆動電圧は交
流パルス電圧を印加していた。そして、該駆動パ
ルスは、液晶の電圧応答性等の特性により、現在
では32Hzのパルス電圧であることが多い。第１図
に示すパル波形が液晶駆動パルスである。また、
パルス電圧の波高値は、一般に3V程度であつ
た。第２図に従来の駆動回路例を示す。
の性質より、長寿命化を計るため、駆動電圧は交
流パルス電圧を印加していた。そして、該駆動パ
ルスは、液晶の電圧応答性等の特性により、現在
では32Hzのパルス電圧であることが多い。第１図
に示すパル波形が液晶駆動パルスである。また、
パルス電圧の波高値は、一般に3V程度であつ
た。第２図に従来の駆動回路例を示す。
第２図の駆動回路は、公知の回路であるため、
詳細な説明は避けるが、破線で囲んだ部分が選択
回路の働きをし、共通電極（以下、COMM）の
32Hzと同相、あるいは逆相の駆動パルスをセグメ
ントへ印加させていた。COMMと同相パルスが
印加されたセグメントは消灯、逆相パルスが印加
されたセグメントは点灯であつた。
詳細な説明は避けるが、破線で囲んだ部分が選択
回路の働きをし、共通電極（以下、COMM）の
32Hzと同相、あるいは逆相の駆動パルスをセグメ
ントへ印加させていた。COMMと同相パルスが
印加されたセグメントは消灯、逆相パルスが印加
されたセグメントは点灯であつた。
なお、１はデコーダ、１３は選択回路、６はバ
ツフア、２０は液晶である。
ツフア、２０は液晶である。
ここで、従来の駆動能力の検査法を第３図に示
す。まず、駆動能力の検査のポイントとしては、
セグメント２１、あるいはCOMMへ印加される
パルスをドライブするバツフア６について、注目
しなければならない（第２図参照）。第３図で
は、第２図のバツフア６は、Ｃ−MOSのインバ
ータとして示される。第３図に示すように、イン
バータのゲート側へは、第２図の選択回路１３の
出力である32Hz、あるいは32Hzが印加される。イ
ンバータ６は、該ゲート電圧に応じて、Ｐチヤン
ネルMOS−FET６１をONさせたり、Ｎチヤンネ
ルMOS−FET６２をONさせたりする。ここで、
インバータ６の出力へはＲLという適当な負荷抵
抗を接続し、オシロスコープでMOS−FET６１
あるいは６２による電圧降下分を肉眼で読み取
り、インバータ６の合否の判定に使つていた。こ
こで、接続される負荷抵抗ＲLは、液晶の凝似抵
抗分として考えられる。
す。まず、駆動能力の検査のポイントとしては、
セグメント２１、あるいはCOMMへ印加される
パルスをドライブするバツフア６について、注目
しなければならない（第２図参照）。第３図で
は、第２図のバツフア６は、Ｃ−MOSのインバ
ータとして示される。第３図に示すように、イン
バータのゲート側へは、第２図の選択回路１３の
出力である32Hz、あるいは32Hzが印加される。イ
ンバータ６は、該ゲート電圧に応じて、Ｐチヤン
ネルMOS−FET６１をONさせたり、Ｎチヤンネ
ルMOS−FET６２をONさせたりする。ここで、
インバータ６の出力へはＲLという適当な負荷抵
抗を接続し、オシロスコープでMOS−FET６１
あるいは６２による電圧降下分を肉眼で読み取
り、インバータ６の合否の判定に使つていた。こ
こで、接続される負荷抵抗ＲLは、液晶の凝似抵
抗分として考えられる。
第４図にＲLを接続した時のセグメント電圧を
示す。仮に、セグメントの電圧降下分が0.1v以下
であれば、バツフア６のセグメント２１のドライ
ブ能力が合格ということになる。
示す。仮に、セグメントの電圧降下分が0.1v以下
であれば、バツフア６のセグメント２１のドライ
ブ能力が合格ということになる。
ところが、第４図に示すように、バツフア６の
出力は32Hzのパルス波形であるため、直流電圧計
あるいは交流電圧計では測定不可能であり、オシ
ロスコープ等の波形観測に頼り、肉眼判別してい
たのが現状であつた。
出力は32Hzのパルス波形であるため、直流電圧計
あるいは交流電圧計では測定不可能であり、オシ
ロスコープ等の波形観測に頼り、肉眼判別してい
たのが現状であつた。
本発明は、以上の欠点をなくし、MOS−FET
６１あるいは６２のオン抵抗による電圧降下分を
直流的に取り出し、直流電圧計により正確に合否
の判定を行なうことを目的とする。
６１あるいは６２のオン抵抗による電圧降下分を
直流的に取り出し、直流電圧計により正確に合否
の判定を行なうことを目的とする。
以下、第５図に本発明の回路を示し、説明を行
なう。まず、選択回路１３とバツフア６は、各セ
グメントが同様に作られているため、１セグメン
トについてのみ説明する。
なう。まず、選択回路１３とバツフア６は、各セ
グメントが同様に作られているため、１セグメン
トについてのみ説明する。
１はデコーダであり、２はインバータであり、
３と４はアンド回路であり、５は３入力オア回路
であり６はバツフアである。以上、１から６まで
は、駆動回路であり、従来と変わりない。
３と４はアンド回路であり、５は３入力オア回路
であり６はバツフアである。以上、１から６まで
は、駆動回路であり、従来と変わりない。
７と８はトランスミツシヨンゲートであり、９
と１０はインバータであり、１１と１２はテスト
端子１４と１５のプルダウン抵抗である。
と１０はインバータであり、１１と１２はテスト
端子１４と１５のプルダウン抵抗である。
また、アンド回路３と４と３入力オア回路５で
構成される回路は、選択回路１３である。
構成される回路は、選択回路１３である。
以下、接続と、動作を説明する。
通常状態では、テスト端子１４と１５は、オー
プンであるため、選択回路１３の３入力オア回路
６は、２入力オア回路として動作し、トランスミ
ツシヨンゲート７は、32Hzを出力しアンド回路３
の一方へ入力する。またトランスミツシヨンゲー
ト８は32Hzを出力し、アンド回路４の一方へ入力
する。
プンであるため、選択回路１３の３入力オア回路
６は、２入力オア回路として動作し、トランスミ
ツシヨンゲート７は、32Hzを出力しアンド回路３
の一方へ入力する。またトランスミツシヨンゲー
ト８は32Hzを出力し、アンド回路４の一方へ入力
する。
ここで、デコーダ１の出力のレベルにより、選
択回路１３は、32Hz、あるいは32Hzを出力する。
例えば、デコーダ１の出力レベルが、論理“１”
であれば、アンド回路３を開き、オア回路５を介
し、インバータ６を32Hzで駆動する。セグメント
出力としては、32Hzとなり、仮りCOMM出力が
32Hzであれば点灯となる。（なお、COMM出力は
第５図では省略している。）以上は、通常動作で
ある。
択回路１３は、32Hz、あるいは32Hzを出力する。
例えば、デコーダ１の出力レベルが、論理“１”
であれば、アンド回路３を開き、オア回路５を介
し、インバータ６を32Hzで駆動する。セグメント
出力としては、32Hzとなり、仮りCOMM出力が
32Hzであれば点灯となる。（なお、COMM出力は
第５図では省略している。）以上は、通常動作で
ある。
次に、駆動能力をテストする場合の説明をす
る。まず、バツフア６のＮチヤンネルFET６２
のオン抵抗による電圧降下分をテストする場合、
テスト端子１４に＋3vを印加する。テスト端子
１４はオア回路５の一方へ入力しており、強制的
にオア回路５の出力を論理“１”とする。該論理
“１”はバツフア６のＮチヤンネルFET６２を
ONし、以下第３図に示すような測定回路に構成
すれば、バツフア６の出力端子からは直流電圧が
得られるので直流電圧計で電圧降下分を測定する
ことができる。
る。まず、バツフア６のＮチヤンネルFET６２
のオン抵抗による電圧降下分をテストする場合、
テスト端子１４に＋3vを印加する。テスト端子
１４はオア回路５の一方へ入力しており、強制的
にオア回路５の出力を論理“１”とする。該論理
“１”はバツフア６のＮチヤンネルFET６２を
ONし、以下第３図に示すような測定回路に構成
すれば、バツフア６の出力端子からは直流電圧が
得られるので直流電圧計で電圧降下分を測定する
ことができる。
また、ＰチヤンネルFET６１をテストする場
合は、テスト端子１５に＋3vを印加する。この
時、テスト端子１４はオープンである。テスト端
子１５が論理“１”であることにより、トランス
ミツシヨンゲート７と８が0vを出力する。トラ
ンスミツシヨンゲート７と８の出力は、それぞれ
アンド回路３と４の一方へ入力しているため、デ
コーダ１の出力がいかなるレベルであろうと、オ
ア回路５の出力が論理“０”となる。したがつて
バツフア６はＰチヤンネルFET６１をオンす
る。以下、ＮチヤンネルFET６２と同様のテス
トをすればよい。このように本発明では、従来、
バツフア６が32Hzのパルス波形を出力していたた
め、バツフア６の駆動能力のテスト時に電圧計等
の計測器が使用できなかつたのに比べ、テスト端
子１４と１５を操作することにより、直流レベル
の電圧（この場合、バツフア６の電源である3V
と0V）を発生させるので、直流レベルの電圧を
電圧計で測定したり、あるいは規定の電流を流す
能力があるかどうかの出力電流特性を容易にテス
トできる。
合は、テスト端子１５に＋3vを印加する。この
時、テスト端子１４はオープンである。テスト端
子１５が論理“１”であることにより、トランス
ミツシヨンゲート７と８が0vを出力する。トラ
ンスミツシヨンゲート７と８の出力は、それぞれ
アンド回路３と４の一方へ入力しているため、デ
コーダ１の出力がいかなるレベルであろうと、オ
ア回路５の出力が論理“０”となる。したがつて
バツフア６はＰチヤンネルFET６１をオンす
る。以下、ＮチヤンネルFET６２と同様のテス
トをすればよい。このように本発明では、従来、
バツフア６が32Hzのパルス波形を出力していたた
め、バツフア６の駆動能力のテスト時に電圧計等
の計測器が使用できなかつたのに比べ、テスト端
子１４と１５を操作することにより、直流レベル
の電圧（この場合、バツフア６の電源である3V
と0V）を発生させるので、直流レベルの電圧を
電圧計で測定したり、あるいは規定の電流を流す
能力があるかどうかの出力電流特性を容易にテス
トできる。
以上、述べてきたように、本発明をICへ内蔵
すれば、バツフア６の駆動能力を任意に、かつ正
確に判定することができる。
すれば、バツフア６の駆動能力を任意に、かつ正
確に判定することができる。
将来、液晶の材質等が変更された場合、液晶の
抵抗分が問題となり、ICのドライブ能力につい
ての正確な測定が必要になつてくるかも知れず、
また、現在の正確な合否の判定に応用すれば、効
果大である。
抵抗分が問題となり、ICのドライブ能力につい
ての正確な測定が必要になつてくるかも知れず、
また、現在の正確な合否の判定に応用すれば、効
果大である。
第１図は、従来の液晶駆動パルスを示す図、第
２図は、従来の液晶駆動回路の一例を示す図、第
３図は、駆動能力の測定の一例を示す図、第４図
は、第３図に於ける観測波形を示す図、第５図
は、本発明の回路図である。 １……デコーダ、２，６，９，１０，……イン
バータ、３，４……アンド回路、５……３入力オ
ア回路、７，８……トランスミツシヨンゲート、
１１，１２……プルダウン抵抗、１３……選択回
路、１４，１５……テスト端子。
２図は、従来の液晶駆動回路の一例を示す図、第
３図は、駆動能力の測定の一例を示す図、第４図
は、第３図に於ける観測波形を示す図、第５図
は、本発明の回路図である。 １……デコーダ、２，６，９，１０，……イン
バータ、３，４……アンド回路、５……３入力オ
ア回路、７，８……トランスミツシヨンゲート、
１１，１２……プルダウン抵抗、１３……選択回
路、１４，１５……テスト端子。
Claims (1)
- １ 液晶表示装置と、前記液晶表示装置の駆動用
交流信号を出力する駆動信号発生回路と、前記液
晶表示装置の表示状態を制御するデコーダと、前
記デコーダからの制御信号により前記駆動用交流
信号を選択し出力する選択回路と、前記選択的に
出力された駆動用交流信号を前記液晶表示装置に
加えるバツフアを有するドライバー回路におい
て、ゲート回路を前記駆動信号発生回路と前記選
択回路の間に設けると共に、テスト端子を前記ゲ
ート回路と前記選択回路に設け、前記テスト端子
に所定の直流電圧を加える事により前記選択回路
に入力される駆動用交流信号、もしくは前記選択
回路を制御し、前記バツフアの出力を直流電圧出
力のみに切り換える事により前記バツフアの機能
をテストすることを特徴とする液晶駆動回路の検
査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11069877A JPS5444497A (en) | 1977-09-14 | 1977-09-14 | Inspection circuit of liquid crystal driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11069877A JPS5444497A (en) | 1977-09-14 | 1977-09-14 | Inspection circuit of liquid crystal driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5444497A JPS5444497A (en) | 1979-04-07 |
| JPS6128993B2 true JPS6128993B2 (ja) | 1986-07-03 |
Family
ID=14542176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11069877A Granted JPS5444497A (en) | 1977-09-14 | 1977-09-14 | Inspection circuit of liquid crystal driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5444497A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217642A (en) * | 1975-07-31 | 1977-02-09 | Matsushita Electric Works Ltd | Heat-proofing processed power board |
| JPS5217637A (en) * | 1975-07-31 | 1977-02-09 | Matsushita Electric Works Ltd | Heat-proffing processed power board |
-
1977
- 1977-09-14 JP JP11069877A patent/JPS5444497A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5444497A (en) | 1979-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1258019A (ja) | ||
| KR100292728B1 (ko) | 반도체 집적회로의 정지시 전류측정법 및 그에 적합한 반도체 집적 회로 | |
| JPS6128993B2 (ja) | ||
| EP0544121B1 (en) | A device for measuring the internal resistance of batteries, particularly of motor vehicles | |
| US6313656B1 (en) | Method of testing leakage current at a contact-making point in an integrated circuit by determining a potential at the contact-making point | |
| JP4001538B2 (ja) | 過電流保護回路、過電流保護回路を備える半導体装置及び過電流保護回路の動作テストの方法 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| US2697814A (en) | Testing apparatus | |
| JPS606520B2 (ja) | 液晶表示装置駆動回路を有した集積回路装置 | |
| KR930002445B1 (ko) | 바프래싱기능이 내장된 디지탈멀티메터의 구동장치 | |
| JP2752644B2 (ja) | ミラー型ｄ／ａ変換器 | |
| SU924676A1 (ru) | Устройство дл испытани реле на срок службы | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JPH0531580Y2 (ja) | ||
| EP0216276A2 (en) | Semiconductor logic tester with fast-recovery power supply | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPS6138576A (ja) | 半導体集積回路 | |
| SU1191847A1 (ru) | Устройство дл контрол логических схем | |
| SU1045178A1 (ru) | Устройство контрол контактировани интегральных схем | |
| SU1122983A1 (ru) | Устройство дл измерени коэффициента усилени по току транзисторов | |
| RU1780043C (ru) | Устройство допускового контрол сопротивлений | |
| KR900010355A (ko) | 액정 모듈의 특성 검사방법 및 장치 | |
| JPS63113374A (ja) | 集積回路測定装置 | |
| JPS58111533A (ja) | 入力回路 |