JPS6129215A - アナログ・スイツチ回路 - Google Patents
アナログ・スイツチ回路Info
- Publication number
- JPS6129215A JPS6129215A JP14953884A JP14953884A JPS6129215A JP S6129215 A JPS6129215 A JP S6129215A JP 14953884 A JP14953884 A JP 14953884A JP 14953884 A JP14953884 A JP 14953884A JP S6129215 A JPS6129215 A JP S6129215A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- field effect
- switch input
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、スイッチ回路技術さらにはアナログ・スイ
ッチ回路に適用して−に有効な技術に関するもので、た
とえば、MOS電界効果トランジスタなどの固体スイッ
チング素子を用いたアナログ・スイッチ回路に利用して
有効な技術に関するものである。
ッチ回路に適用して−に有効な技術に関するもので、た
とえば、MOS電界効果トランジスタなどの固体スイッ
チング素子を用いたアナログ・スイッチ回路に利用して
有効な技術に関するものである。
例えば、1975年10月20日にCQ出版社発行の実
用電子回路ハンドブック(21221〜227頁に記載
されているように、MOS電界効果トランジスタなどの
固体スイッチング素子を用いてアナログ・スイッチ回路
を構成することができる。
用電子回路ハンドブック(21221〜227頁に記載
されているように、MOS電界効果トランジスタなどの
固体スイッチング素子を用いてアナログ・スイッチ回路
を構成することができる。
このアナログ・スイッチ回路は、例えばサンプ′ルホー
ルド回路、チロツバ型増幅回路、スイッチドキャパシタ
・フィルタなど、非常に広範な用途がある。
ルド回路、チロツバ型増幅回路、スイッチドキャパシタ
・フィルタなど、非常に広範な用途がある。
しかしながら、MOS電界効果トランジスタなどの固体
スイッチング素子を用いたアナログ・スイッチ回路では
、そのスイッチ入力電圧の振幅が大きくなると、その振
幅の大きな入力電圧によって固体スイッチング素子のバ
イアス条件が大きく変動し、これによってスイッチ出力
電圧Voの波形に歪みが生じる、という問題が生じると
いうことが本発明者によって明らかとされた。
スイッチング素子を用いたアナログ・スイッチ回路では
、そのスイッチ入力電圧の振幅が大きくなると、その振
幅の大きな入力電圧によって固体スイッチング素子のバ
イアス条件が大きく変動し、これによってスイッチ出力
電圧Voの波形に歪みが生じる、という問題が生じると
いうことが本発明者によって明らかとされた。
この発明の目的は、固体スイッチング素子のバイアス条
件をスイッチ入力電圧の振幅に拘らず一定に保てるよう
にすることによシ、大きな電圧振幅のスイッチ入力に対
しても、これを常に一定の条件でもって忠実に伝達でき
るようにし、これによりダイナミックレンジを広くする
ことができるとともに、スイッチ出力電圧の歪みを小さ
くすることができるようにしたアナログ・スイッチ回路
技術を提供するものである。
件をスイッチ入力電圧の振幅に拘らず一定に保てるよう
にすることによシ、大きな電圧振幅のスイッチ入力に対
しても、これを常に一定の条件でもって忠実に伝達でき
るようにし、これによりダイナミックレンジを広くする
ことができるとともに、スイッチ出力電圧の歪みを小さ
くすることができるようにしたアナログ・スイッチ回路
技術を提供するものである。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、MOS電界効果トランジスタなどの固体スイ
ッチング素子のスイッチ制御電圧をスイッチ入力電圧に
応じて浮動させるようにすることにより、固体スイッチ
ング素子のバイアス条件をスイッチ入力電圧の振幅に拘
らず一定に保てるようにし、これによシ、大きな電圧振
幅のスイッチ入力信号に対しても、これを常に一定の条
件でもって忠実に伝達できるようにして、ダイナミック
レンジを広くすることができるとともに、スイッチ出力
電圧の歪みを小さくすることができるようにする、とい
う目的を達成するものである。
ッチング素子のスイッチ制御電圧をスイッチ入力電圧に
応じて浮動させるようにすることにより、固体スイッチ
ング素子のバイアス条件をスイッチ入力電圧の振幅に拘
らず一定に保てるようにし、これによシ、大きな電圧振
幅のスイッチ入力信号に対しても、これを常に一定の条
件でもって忠実に伝達できるようにして、ダイナミック
レンジを広くすることができるとともに、スイッチ出力
電圧の歪みを小さくすることができるようにする、とい
う目的を達成するものである。
以下、この発明の代表的な実施例を図面を参照しながら
説”明する。
説”明する。
なお、図面において同一符号は同一あるいは相描部分を
示す。
示す。
第1図はこの発明によるアナログ・スイッチ回路の第1
実施例を示す。
実施例を示す。
同図に示すアナログ・スイッチ回路は、サンプルホール
ド回路のテンブリング回路部に使用されている。このア
ナログ・スイッチ回路は、電圧によ°て導通制御される
固体′イ′チ′グ素子を用 1いて構成さ
れるものであって、上記固体スイッチング素子のスイッ
チ制御電圧φ1をスイッチ入力電圧Vin に応じて
浮動させることを特徴とする。
ド回路のテンブリング回路部に使用されている。このア
ナログ・スイッチ回路は、電圧によ°て導通制御される
固体′イ′チ′グ素子を用 1いて構成さ
れるものであって、上記固体スイッチング素子のスイッ
チ制御電圧φ1をスイッチ入力電圧Vin に応じて
浮動させることを特徴とする。
ことで、上記固体スイッチング素子としてはnチャンネ
ルMOS電界効果トランジスタS1が使用されている。
ルMOS電界効果トランジスタS1が使用されている。
アナログのスイッチ人力Vtnは、ボルテージフォロワ
1を介して上記スイッチ用MOSt界効果トランジスタ
S1のスイッチ入力側に与えられる。このスイッチ用M
OS電界効果トランジスタS1を経たスイッチ出力電圧
Voは、ホールド用コンデンサC1に印加される。そし
て、このホールド用コンデンサC1に一旦保持された電
圧がボルテージフォロワ2を介して出力されるようにな
っている。
1を介して上記スイッチ用MOSt界効果トランジスタ
S1のスイッチ入力側に与えられる。このスイッチ用M
OS電界効果トランジスタS1を経たスイッチ出力電圧
Voは、ホールド用コンデンサC1に印加される。そし
て、このホールド用コンデンサC1に一旦保持された電
圧がボルテージフォロワ2を介して出力されるようにな
っている。
また、上記スイッチ用MOS電界効果トランジスタS1
のスイッチ制御電圧φ1を上記スイッチ入力電圧Win
に応じて浮動させる手段として、変調回路3が設け
られている。この変調回路3は、npn バイポーラ
トランジスタQll、Q21、定電流回路41、抵抗R
11、C−MOS(コンプリメンタリMOS)電界効果
トランジスタmlLm12などによって構成され、電源
Vcc によって動作する。この変調回路3は、スイッ
チ入力電圧Vin を変調入力とし、サンプルホール
ドパルスφOを被変調入力とする。その出力からは、サ
ンプルホールドパルスφOの包絡線電圧をスイッチ入力
電圧Voによって変化させてなるスイッチ制御電圧φl
が出力される。つま夛、スイッチ入力電圧Vin に
応じて浮動するスイッチ制御電圧φ1が出力される。こ
のスイッチ制御電圧φ1が上記スイッチ用MOS電界効
果トランジスタS1のゲートに与えられる。
のスイッチ制御電圧φ1を上記スイッチ入力電圧Win
に応じて浮動させる手段として、変調回路3が設け
られている。この変調回路3は、npn バイポーラ
トランジスタQll、Q21、定電流回路41、抵抗R
11、C−MOS(コンプリメンタリMOS)電界効果
トランジスタmlLm12などによって構成され、電源
Vcc によって動作する。この変調回路3は、スイッ
チ入力電圧Vin を変調入力とし、サンプルホール
ドパルスφOを被変調入力とする。その出力からは、サ
ンプルホールドパルスφOの包絡線電圧をスイッチ入力
電圧Voによって変化させてなるスイッチ制御電圧φl
が出力される。つま夛、スイッチ入力電圧Vin に
応じて浮動するスイッチ制御電圧φ1が出力される。こ
のスイッチ制御電圧φ1が上記スイッチ用MOS電界効
果トランジスタS1のゲートに与えられる。
第2図は、第1図に示したアナログ・スイッチ回路の動
作例を波形チャートによって示す。
作例を波形チャートによって示す。
第2図において、VpMは上記スイッチ入力電圧vin
の最大値を、VpL はその最低値をそれぞれ示す
。vhは、上記スイッチ用MOS電界効果トランジスタ
S1を確実にON(導通)10FF(非導通)させるの
に必要かつ十分な電圧幅を示すO ここで、スイッチ用MOS電界効果トランジスタS1の
ゲートに与えられるスイッチ制御電圧φ1は、スイッチ
入力電圧Vin に上記電圧幅Vhを加算した電圧(
Vin+Vh)となるように振幅制御される。すると、
スイッチ用MOS電界効果トランジスタS1のスイッチ
入力側に対する相対的なゲート電圧すなわち制御電圧の
幅は、例えば上記スイッチ入力電圧Vin が最大値V
pMをとるときでも、また最低値VpL をとるときで
も、常に一定の電圧幅vhに保たれる。これによシ、ス
イッチ用MOS電界効果トランジスタS1のバイアス条
件は、スイッチ入力電圧Vin の変化に拘らず、ま
たその電圧Vin が大きく振幅しても、常に一定に
保たれるようになる。この結果、スイッチ用MOS電界
効果トランジスタS1の導通状態つまシ伝達特性が常に
一定となって、大振幅のスイッチ入力電圧Vin に
対しても、歪みのないスイッチ出力電圧■0が得られる
ようになる。
の最大値を、VpL はその最低値をそれぞれ示す
。vhは、上記スイッチ用MOS電界効果トランジスタ
S1を確実にON(導通)10FF(非導通)させるの
に必要かつ十分な電圧幅を示すO ここで、スイッチ用MOS電界効果トランジスタS1の
ゲートに与えられるスイッチ制御電圧φ1は、スイッチ
入力電圧Vin に上記電圧幅Vhを加算した電圧(
Vin+Vh)となるように振幅制御される。すると、
スイッチ用MOS電界効果トランジスタS1のスイッチ
入力側に対する相対的なゲート電圧すなわち制御電圧の
幅は、例えば上記スイッチ入力電圧Vin が最大値V
pMをとるときでも、また最低値VpL をとるときで
も、常に一定の電圧幅vhに保たれる。これによシ、ス
イッチ用MOS電界効果トランジスタS1のバイアス条
件は、スイッチ入力電圧Vin の変化に拘らず、ま
たその電圧Vin が大きく振幅しても、常に一定に
保たれるようになる。この結果、スイッチ用MOS電界
効果トランジスタS1の導通状態つまシ伝達特性が常に
一定となって、大振幅のスイッチ入力電圧Vin に
対しても、歪みのないスイッチ出力電圧■0が得られる
ようになる。
なお、上記変調回路3の変調出力中の直流成分つtb上
記電圧幅Vhは、その回路3中に挿入したツェナーダイ
オードDllのツェナー電圧などを選ぶことによって任
意に設定することができる。
記電圧幅Vhは、その回路3中に挿入したツェナーダイ
オードDllのツェナー電圧などを選ぶことによって任
意に設定することができる。
第3図は上記変調回路部分の別の実施例を示す。
同図に示すように、互いにレベルの異なる多数のスイッ
チ制御電圧φ1.φ1.・・・を必要とするような場合
は、npn バイポーラトランジスタQn、抵抗Rn
、 C−MOS電界効果ト2ンジスl’m11、m21
を増設するだけでもって、必要なだけのスイッチ制御電
圧φ1.φ2.・・・を得ることができる。これによシ
、前述したアナログ・スイッチ回路を、例えばスイッチ
ドキャパシタ・フィルタなどのように多数のアナログ・
スイッチを使用する回路に適用する場合も、比較的少な
い部品点数の増加だけでもって対応することができる。
チ制御電圧φ1.φ1.・・・を必要とするような場合
は、npn バイポーラトランジスタQn、抵抗Rn
、 C−MOS電界効果ト2ンジスl’m11、m21
を増設するだけでもって、必要なだけのスイッチ制御電
圧φ1.φ2.・・・を得ることができる。これによシ
、前述したアナログ・スイッチ回路を、例えばスイッチ
ドキャパシタ・フィルタなどのように多数のアナログ・
スイッチを使用する回路に適用する場合も、比較的少な
い部品点数の増加だけでもって対応することができる。
なお、第3図における抵抗Rn I Rn *・・・は
、各制御電圧φ1.φ1.・・・の振幅レベルをそれぞ
れ設定するためのものである。
、各制御電圧φ1.φ1.・・・の振幅レベルをそれぞ
れ設定するためのものである。
第4図社この発明によるアナログ・スイッチ回路の第2
実施例を示す。
実施例を示す。
同図に示す実施例で゛は、前記固体スイッチング素子と
してpチャンネルMOS電界効果トランジ
7スタS2を使用している。これに対応するため、変調
回路3は、基本的には第1図に示したものと同様に、バ
イポーラトランジスタQ12.Q22、定電流回路42
、ツェナーダイオードD12、抵抗R12、C−MOS
電界効果トランジスタm12+m22などによって構成
されているが、トランジスタQ12.Q22にpnp
型のものが使用されている。そして、この場合は、第5
図に示すように、電源Vcc を基準にして振幅する
スイッチ制御電圧φ2を出力するようになっている。
してpチャンネルMOS電界効果トランジ
7スタS2を使用している。これに対応するため、変調
回路3は、基本的には第1図に示したものと同様に、バ
イポーラトランジスタQ12.Q22、定電流回路42
、ツェナーダイオードD12、抵抗R12、C−MOS
電界効果トランジスタm12+m22などによって構成
されているが、トランジスタQ12.Q22にpnp
型のものが使用されている。そして、この場合は、第5
図に示すように、電源Vcc を基準にして振幅する
スイッチ制御電圧φ2を出力するようになっている。
第6図はこの発明によるアナログ・スイッチ回路の第3
実施例を示す。
実施例を示す。
同図に示す実施例では、前記固体スイッチング素子とし
て、nチャンネルMO5電界効果トランジスタS1とp
チャンネルMOSt界効果トランジスタS2とを並列に
接続した、いわゆるC−MOSによるトランスミクシ9
ンゲートが使用されている。各スイッチ用MOS電界効
果トランジスタ81.S2はそれぞれ、変調回路3から
個々に与えられるスイッチ制御電圧φ1.φ2によって
導通制御される・ 変調回路3は、第7図に示すように、nチャンネルMO
S電界効果トランジスタS1のスイッチ制御電圧φ1と
、pチャンネルMOS電界効果トランジスタS2のスイ
ッチ制御電圧φ2とを互いに相補的に出力する。nチャ
ンネルMOS電界効果トランジスタS1をスイッチ制御
する部分は、第1図に示したのと同様であって、npn
バイポーラトランジスタQll 、Q21 、Q2
4、定電流回路41、ツェナーダイオードDll、C−
MOS電界効果トランジスタmll+m21、抵抗R1
1などによって構成される。また、pチャンネルMOS
電界効果トランジスタS1をスイッチ制御する部分は、
第4図に示したのと同様であって、pnp バイポー
ラトランジスタQl 2.Q22゜Q23、定電流回路
42、ツェナーダイオードD12、C−MOS電界効果
トランジスタm12゜m22、抵抗R12などによって
構成される。これによシ、両MOS電界効果トランジス
タSl。
て、nチャンネルMO5電界効果トランジスタS1とp
チャンネルMOSt界効果トランジスタS2とを並列に
接続した、いわゆるC−MOSによるトランスミクシ9
ンゲートが使用されている。各スイッチ用MOS電界効
果トランジスタ81.S2はそれぞれ、変調回路3から
個々に与えられるスイッチ制御電圧φ1.φ2によって
導通制御される・ 変調回路3は、第7図に示すように、nチャンネルMO
S電界効果トランジスタS1のスイッチ制御電圧φ1と
、pチャンネルMOS電界効果トランジスタS2のスイ
ッチ制御電圧φ2とを互いに相補的に出力する。nチャ
ンネルMOS電界効果トランジスタS1をスイッチ制御
する部分は、第1図に示したのと同様であって、npn
バイポーラトランジスタQll 、Q21 、Q2
4、定電流回路41、ツェナーダイオードDll、C−
MOS電界効果トランジスタmll+m21、抵抗R1
1などによって構成される。また、pチャンネルMOS
電界効果トランジスタS1をスイッチ制御する部分は、
第4図に示したのと同様であって、pnp バイポー
ラトランジスタQl 2.Q22゜Q23、定電流回路
42、ツェナーダイオードD12、C−MOS電界効果
トランジスタm12゜m22、抵抗R12などによって
構成される。これによシ、両MOS電界効果トランジス
タSl。
S2が共に一定のバイアス条件でもってON(導通)1
0FF(非導通)駆動されるようになっている。
0FF(非導通)駆動されるようになっている。
(11MOS電界効果トランジスタなどの固体スイッチ
ング素子のスイッチ制御電圧をスイッチ入力電圧に応じ
て浮動させることによシ、固体スイッチング素子のバイ
アス条件をスイッチ入力電圧の振幅に拘らず一定に保つ
ことができ、これによシ、大きな電圧振幅のスイッチ入
力信号に対しても、これを常に一定の条件でもって忠実
に伝達でき、従って、スイッチ出力信号電圧の歪みを小
さくすることができる、という効果が得られる。
ング素子のスイッチ制御電圧をスイッチ入力電圧に応じ
て浮動させることによシ、固体スイッチング素子のバイ
アス条件をスイッチ入力電圧の振幅に拘らず一定に保つ
ことができ、これによシ、大きな電圧振幅のスイッチ入
力信号に対しても、これを常に一定の条件でもって忠実
に伝達でき、従って、スイッチ出力信号電圧の歪みを小
さくすることができる、という効果が得られる。
(2) これとともに、ダイナミックレンジを広くす
ることができる、という効果が得られる。
ることができる、という効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明祉上記実施例に限定され
るものではなく、七の要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記固体ス
イッチング素子は接合製電界効果トランジスタあるいは
他の電圧制御屋スイッチング素子であってもよい。
具体的に説明したが、この発明祉上記実施例に限定され
るものではなく、七の要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記固体ス
イッチング素子は接合製電界効果トランジスタあるいは
他の電圧制御屋スイッチング素子であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるサンプルホールド回
路用のアナログ・スイッチ技術に適用した場合について
説明したが、それに限定されるものではなく、例えば、
DBM(二重平衡変調器)などに使用されるアナログ・
スイッチ技術などにも適用できる。少なくともバイアス
条件によって伝達特性が変化するスイッチング素子を用
いる条件のものには適用できる。
をその背景となった利用分野であるサンプルホールド回
路用のアナログ・スイッチ技術に適用した場合について
説明したが、それに限定されるものではなく、例えば、
DBM(二重平衡変調器)などに使用されるアナログ・
スイッチ技術などにも適用できる。少なくともバイアス
条件によって伝達特性が変化するスイッチング素子を用
いる条件のものには適用できる。
第1図はこの発明によるアナログ・スイッチ回路の第1
実施例を示す回路図、 第2図は第1図に示した回路の動作例を示す波形チャー
ト、 第3図は第1図に示した回路一部分における他の例を示
す回路図、 第4図はこの発明によるアナログ・スイッチ回路の第2
実施例を示す回路図、
1第5図は第4図に示した回路の動作例を示す波形チャ
ート、 第6図はこの発明によるアナログ・スイッチ回路の第3
実施例を示す回路図、 第7図は第6図に示した回路の動作例を示す波形チャー
トである。 81.82・・・固体スイッチング素子(MOS電、界
効果トランジスタ)、1.2・・・ボルテージ・フォロ
ワ、3・・・変調回路、41.42・・・定電流回路、
Dll、D12−・・ツェナーダイオード、m11゜m
12・・・nチャンネルMOS電界効果トランジスタ、
m 211m 22・・・pチャンネルMOS電界効果
トランジスタ、Qll、Qn・・・npn バイポー
ラトランジスタ、Q12・・・pnp バイポーラトラ
ンジスタ、R11,R12,Rn−・・抵抗、Vin”
・入力信号電圧、φ0・・・サンプルホールドパルス、
φ1.φ2・・・スイッチ制御電圧、vo・・・スイッ
チ出力電圧、Vcc・・・電源。 第 1 図 第 3 図 第 4 図 第 5 図
実施例を示す回路図、 第2図は第1図に示した回路の動作例を示す波形チャー
ト、 第3図は第1図に示した回路一部分における他の例を示
す回路図、 第4図はこの発明によるアナログ・スイッチ回路の第2
実施例を示す回路図、
1第5図は第4図に示した回路の動作例を示す波形チャ
ート、 第6図はこの発明によるアナログ・スイッチ回路の第3
実施例を示す回路図、 第7図は第6図に示した回路の動作例を示す波形チャー
トである。 81.82・・・固体スイッチング素子(MOS電、界
効果トランジスタ)、1.2・・・ボルテージ・フォロ
ワ、3・・・変調回路、41.42・・・定電流回路、
Dll、D12−・・ツェナーダイオード、m11゜m
12・・・nチャンネルMOS電界効果トランジスタ、
m 211m 22・・・pチャンネルMOS電界効果
トランジスタ、Qll、Qn・・・npn バイポー
ラトランジスタ、Q12・・・pnp バイポーラトラ
ンジスタ、R11,R12,Rn−・・抵抗、Vin”
・入力信号電圧、φ0・・・サンプルホールドパルス、
φ1.φ2・・・スイッチ制御電圧、vo・・・スイッ
チ出力電圧、Vcc・・・電源。 第 1 図 第 3 図 第 4 図 第 5 図
Claims (1)
- 【特許請求の範囲】 1、電圧によって導通制御される固体スイッチング素子
を用いて構成されるアナログ・スイッチ回路であって、
上記固体スイッチング素子のスイッチ制御電圧をスイッ
チ入力電圧に応じて浮動させるようにしたことを特徴と
するアナログ・スイッチ回路。 2、上記固体スイッチング素子がMOS電界効果トラン
ジスタであることを特徴とする特許請求の範囲第1項記
載のアナログ・スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14953884A JPS6129215A (ja) | 1984-07-20 | 1984-07-20 | アナログ・スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14953884A JPS6129215A (ja) | 1984-07-20 | 1984-07-20 | アナログ・スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6129215A true JPS6129215A (ja) | 1986-02-10 |
Family
ID=15477328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14953884A Pending JPS6129215A (ja) | 1984-07-20 | 1984-07-20 | アナログ・スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6129215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02252312A (ja) * | 1989-02-28 | 1990-10-11 | Precision Monolithics Inc | ゲート電流制御を備えたjfetアナログスイッチ |
| JPH0431045U (ja) * | 1990-07-09 | 1992-03-12 | ||
| JP2006211265A (ja) * | 2005-01-27 | 2006-08-10 | Tdk Corp | 半導体スイッチ回路及び受信装置 |
| JP2008301144A (ja) * | 2007-05-31 | 2008-12-11 | Hitachi Ltd | アナログスイッチ |
-
1984
- 1984-07-20 JP JP14953884A patent/JPS6129215A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02252312A (ja) * | 1989-02-28 | 1990-10-11 | Precision Monolithics Inc | ゲート電流制御を備えたjfetアナログスイッチ |
| JPH0431045U (ja) * | 1990-07-09 | 1992-03-12 | ||
| JP2006211265A (ja) * | 2005-01-27 | 2006-08-10 | Tdk Corp | 半導体スイッチ回路及び受信装置 |
| JP2008301144A (ja) * | 2007-05-31 | 2008-12-11 | Hitachi Ltd | アナログスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043599A (en) | CMOS differential comparator with offset voltage | |
| US4382198A (en) | Amplitude limiter circuit | |
| US4276513A (en) | Auto-zero amplifier circuit with wide dynamic range | |
| KR960003068A (ko) | 적응 바이어스 차동 쌍을 이용한 모스(mos)작동 트랜스컨덕턴스 증폭기 | |
| US6028468A (en) | Voltage-level shifter | |
| US7400163B2 (en) | Dead time control circuit capable of adjusting temperature characteristics of dead time | |
| JPH07112155B2 (ja) | スイッチング定電流源回路 | |
| JP2000156616A (ja) | 多入力差動増幅回路 | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| US4471319A (en) | FET Buffer amplifier with improved noise rejection | |
| US6084467A (en) | Analog amplifier clipping circuit | |
| US5903175A (en) | D-type latch circuit and device using the same | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| JP2002344250A (ja) | オーディオ用mos・fet電力増幅回路 | |
| US12231119B2 (en) | Lower voltage switching of current mode logic circuits | |
| US4859880A (en) | High speed CMOS differential driver | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JP3438878B2 (ja) | 定電流回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| SU1334357A1 (ru) | Усилитель мощности | |
| KR0154302B1 (ko) | 전압-전류 변환기 | |
| JPS644695B2 (ja) | ||
| SU1647873A1 (ru) | Гистерезисное звено | |
| SU1443160A1 (ru) | Коммутатор напр жени | |
| KR970005953B1 (ko) | 바이씨모스 레벨 쉬프터 |