JPS6129231A - パケツト通信方式 - Google Patents
パケツト通信方式Info
- Publication number
- JPS6129231A JPS6129231A JP14990184A JP14990184A JPS6129231A JP S6129231 A JPS6129231 A JP S6129231A JP 14990184 A JP14990184 A JP 14990184A JP 14990184 A JP14990184 A JP 14990184A JP S6129231 A JPS6129231 A JP S6129231A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- point
- communication
- devices
- packet communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 238000012952 Resampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 235000019013 Viburnum opulus Nutrition 0.000 description 1
- 244000071378 Viburnum opulus Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はパケット通信方式、特に局間伝送路が野外系な
ど品質が悪い場合に適用されるパケット通信方式に関す
る。
ど品質が悪い場合に適用されるパケット通信方式に関す
る。
（従来技術）
パケット通信は通信用伝送路が十分に管理され、良好な
誤ル率を維持できる場合は、高品質のデータ通信が行わ
れるが、何らかの理由で伝送路上の娯）率が悪くカると
、パケットの再送率が雪だるま式に高くなシ、網におけ
るトラヒックが急速に増大し、異常輻棲の状況になる傾
向がある。
誤ル率を維持できる場合は、高品質のデータ通信が行わ
れるが、何らかの理由で伝送路上の娯）率が悪くカると
、パケットの再送率が雪だるま式に高くなシ、網におけ
るトラヒックが急速に増大し、異常輻棲の状況になる傾
向がある。
（発明の目的）
本発明の目的は伝送路上の誤シ率が極端に悪い場合でも
通信できるようなパケット通信方式を蝦供することにあ
る。
通信できるようなパケット通信方式を蝦供することにあ
る。
（発明の構成）
本発明によると通信用伝送路を介しデータをパケットの
形式にて通信を行なう通信網において、パケット、通信
装置と通信用伝送路とのインタフェース部に１データビ
ットを複数の多点ビットに変換する多点サンプリング機
構とその逆の多点リサンプリング機構を有する入出力装
置を備え、該入。
形式にて通信を行なう通信網において、パケット、通信
装置と通信用伝送路とのインタフェース部に１データビ
ットを複数の多点ビットに変換する多点サンプリング機
構とその逆の多点リサンプリング機構を有する入出力装
置を備え、該入。
出力装置に多点サンプリング数を設定できる手段を有し
、通信用伝送路上の通信速度を固定とし伝送路上の誤り
率の程度により前記多点数を変更できるようにしたこと
を％徴とするパケット通信方式が得られる。
、通信用伝送路上の通信速度を固定とし伝送路上の誤り
率の程度により前記多点数を変更できるようにしたこと
を％徴とするパケット通信方式が得られる。
（実施例）
次に図面を参照して本発明の実施例について説明する。
第１図は本発明の一実施例の系統図を示す。１００と１
０４は相対するパケット通信装置である。また、１０２
と１０３はそれぞれパケット通信装置１００，１０４に
対応する多点サンプリング。
０４は相対するパケット通信装置である。また、１０２
と１０３はそれぞれパケット通信装置１００，１０４に
対応する多点サンプリング。
多点リサンプリング機構を有する入出力装置を示す。１
１０と１１２はパケット通信装置１００，１０４と入出
力装置１０２，１０３をそれぞれ結ぶデータ伝送路、１
１１は局間伝送路を示す。また１０１と１０５はパケッ
ト通信装置１００，１０４のそれぞれの回線インタフェ
ース部を示し、このインタフェース部１０１，１０５に
よυ局間へのデータが送出される。また、これらインタ
フェース部１０１゜１０５はそれぞれ対応する入出力装
置１０２，１０３との間を信号線１１３と１１４で接続
され、データ転送に必要に信号のやシと夛を行う。
１０と１１２はパケット通信装置１００，１０４と入出
力装置１０２，１０３をそれぞれ結ぶデータ伝送路、１
１１は局間伝送路を示す。また１０１と１０５はパケッ
ト通信装置１００，１０４のそれぞれの回線インタフェ
ース部を示し、このインタフェース部１０１，１０５に
よυ局間へのデータが送出される。また、これらインタ
フェース部１０１゜１０５はそれぞれ対応する入出力装
置１０２，１０３との間を信号線１１３と１１４で接続
され、データ転送に必要に信号のやシと夛を行う。
第２図に本発明の原理を示すフレーム７オマツト図を示
す。第２図＋１）は通常のパケット形式で通信される場
合のフォーマットを示し、Ｆは縛フジッグーでデータ連
の中での区切シを示すものである。Ａは“アドレス”で
通信する相手先のアドレスを示すものである。Ｃは“コ
ントロール“でパケットの制御機能を示すものである。
す。第２図＋１）は通常のパケット形式で通信される場
合のフォーマットを示し、Ｆは縛フジッグーでデータ連
の中での区切シを示すものである。Ａは“アドレス”で
通信する相手先のアドレスを示すものである。Ｃは“コ
ントロール“でパケットの制御機能を示すものである。
Ｄは鍔データｎであシ通信電文が一定長に区切られてこ
の部分に挿入されて伝送される。Ｆｅ２は鍔フレームチ
ェック信号観であり、ｔパケット全体の符号誤）チェッ
ク機能を有する。
の部分に挿入されて伝送される。Ｆｅ２は鍔フレームチ
ェック信号観であり、ｔパケット全体の符号誤）チェッ
ク機能を有する。
第２図（匂は第２図（１）で示すフレーム７オーマツト
を実際のビットパターンで示すものであル、フラグパタ
ーンは第２図（２）で示すように”ｏｔｔｔｌｌｌｏ”
のビットパターンで通信される。Ａ。
を実際のビットパターンで示すものであル、フラグパタ
ーンは第２図（２）で示すように”ｏｔｔｔｌｌｌｏ”
のビットパターンで通信される。Ａ。
Ｃ等ゆ任意。パ、−７を取シ得、。−ｃ２２１は示
゛していない。
゛していない。
第２図（３）は第２図（２）のビットパターンを多点丈
・ンブリングし送出される局間伝送路ｉｔｔ上の多点
サンプルされた後のビットパターンを示す。第２図（３
］では多点数が３の場合を示している。□即ち０→ｏｏ
ｏ、ｔ→１１１の３ビツトで表現されている。
・ンブリングし送出される局間伝送路ｉｔｔ上の多点
サンプルされた後のビットパターンを示す。第２図（３
］では多点数が３の場合を示している。□即ち０→ｏｏ
ｏ、ｔ→１１１の３ビツトで表現されている。
局間伝送路１１１の上を上記多点サンプリングされたビ
ットパターンを受信先の入出力装置１０３で受信し、多
数決論理の原理を有した機構により元ｆ）ｔＲＺ 図（
２）で示すビットパターンを再生する。
ットパターンを受信先の入出力装置１０３で受信し、多
数決論理の原理を有した機構により元ｆ）ｔＲＺ 図（
２）で示すビットパターンを再生する。
多数決判定回路については衆知のことなのでここでは詳
述しないが、局間伝送路１１１上で例えば３ビツトのう
ち１ビツトが誤っても、２対１の多数決判定を行うこと
により元の正しいビット波形を再生することができるも
のである。
述しないが、局間伝送路１１１上で例えば３ビツトのう
ち１ビツトが誤っても、２対１の多数決判定を行うこと
により元の正しいビット波形を再生することができるも
のである。
このように１データビットを多点にサンプリングして送
出するため、多点された後の速度は多点′数倍にｋる。
出するため、多点された後の速度は多点′数倍にｋる。
即ち、元の通信速度が例えば１２００ｂｐｓであ夛、多
点数が３の場合、局間伝送路の速度は３６００ ｂｕｓ
でなければならない。しかしながら一般に、局間伝送
路に相当する部分は距離的にも伝送装置の数量的にも多
くのものが関連しているのが通常であシ、簡単に局間伝
送路の速度を変更することはできない。
点数が３の場合、局間伝送路の速度は３６００ ｂｕｓ
でなければならない。しかしながら一般に、局間伝送
路に相当する部分は距離的にも伝送装置の数量的にも多
くのものが関連しているのが通常であシ、簡単に局間伝
送路の速度を変更することはできない。
本発明は、このような外部の環境の影響を受は易い局間
伝送路の速度は固定とし、局間伝送路のｍＤ率の増減に
応じて、送受信装置側において多点数を変え、それに対
応して実際のデータビットの送受信速度を変更できるよ
うに構成するものである。
伝送路の速度は固定とし、局間伝送路のｍＤ率の増減に
応じて、送受信装置側において多点数を変え、それに対
応して実際のデータビットの送受信速度を変更できるよ
うに構成するものである。
これを第１図と第２図について説明すると、第１図にお
ける局間伝送路１１１上のビット連を第２図（３）で示
すものとし速度をｌ ２００ ｂｐｓ とする。
ける局間伝送路１１１上のビット連を第２図（３）で示
すものとし速度をｌ ２００ ｂｐｓ とする。
この場合、多点数を３と仮定すると、第１図のインタフ
ェース伝送路１１０及び１１２におけるビット連は第２
図（２）で示すものとなる。
ェース伝送路１１０及び１１２におけるビット連は第２
図（２）で示すものとなる。
この場合、第２図（２）の速度は第２図（３）の１／３
となシ１２００ ｂｐｓのｌ／３の４００ ｂｐｓに相
当する。第１図に示す信号線１１３，１１４における制
御信号はこの速度の指示を行うものであシ、この場合、
入出力装置１０２及び１０３よシそれぞ。
となシ１２００ ｂｐｓのｌ／３の４００ ｂｐｓに相
当する。第１図に示す信号線１１３，１１４における制
御信号はこの速度の指示を行うものであシ、この場合、
入出力装置１０２及び１０３よシそれぞ。
れｌＯｌ及び１０５に対し、通信速度を１／３に制御す
る信号を送る。
る信号を送る。
この時の制御部の構成は種々考えられるが、第３図と第
４図にその一例を示す。第３図はデータ送出速度は１２
００ｂｐｓとしているが、ｌ／３送出して残シ２／３の
時間は休止するような制御の構成であシ、第４図はデー
タ送出速度そのものを４００ ｂｐｓに制御する構成を
示す。
４図にその一例を示す。第３図はデータ送出速度は１２
００ｂｐｓとしているが、ｌ／３送出して残シ２／３の
時間は休止するような制御の構成であシ、第４図はデー
タ送出速度そのものを４００ ｂｐｓに制御する構成を
示す。
（発明の効果）
本発明は以上説明したように、伝送路誤シ率の劣化によ
りトラヒック輻棲状態になることを防止できる効果があ
る。
りトラヒック輻棲状態になることを防止できる効果があ
る。
第１図は本発明の一実施例の系統図、第２図はパケット
通信のフレームフォーマット図、第３図。 第４図は本発明の作用説明図である。 １００．１０４・・・・・・パケット通信装置、１０２
゜１０３・・・・・・入出力装置、ｌｏｔ、１０５・・
・・・・インタフェース部。 ＬＮ
ｎつＱ リ
＼７第３図 第４図
通信のフレームフォーマット図、第３図。 第４図は本発明の作用説明図である。 １００．１０４・・・・・・パケット通信装置、１０２
゜１０３・・・・・・入出力装置、ｌｏｔ、１０５・・
・・・・インタフェース部。 ＬＮ
ｎつＱ リ
＼７第３図 第４図
Claims (1)
- 通信用伝送路を介しデータをパケットの形式にて通信を
行なう通信網において、パケット通信装置と通信用伝送
路とのインタフェース部に１データビットを複数の多点
ビットに変換する多点サンプリング機構とその逆の多点
リサンプリング機構を有する入出力装置を備え、該入出
力装置に多点サンプリング数を設定できる手段を有し、
通信用伝送路上の通信速度を固定とし伝送路上の誤り率
の程度により前記多点数を変更できるようにしたことを
特徴とするパケット通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14990184A JPS6129231A (ja) | 1984-07-19 | 1984-07-19 | パケツト通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14990184A JPS6129231A (ja) | 1984-07-19 | 1984-07-19 | パケツト通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6129231A true JPS6129231A (ja) | 1986-02-10 |
Family
ID=15485078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14990184A Pending JPS6129231A (ja) | 1984-07-19 | 1984-07-19 | パケツト通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6129231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160238A (ja) * | 1987-12-17 | 1989-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル信号中継方式 |
-
1984
- 1984-07-19 JP JP14990184A patent/JPS6129231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160238A (ja) * | 1987-12-17 | 1989-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル信号中継方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995512A (en) | High speed multimedia data network | |
| US5293378A (en) | Parallel multi-line packet transmission system | |
| US6766464B2 (en) | Method and apparatus for deskewing multiple incoming signals | |
| US5574723A (en) | Remote provisioning of telephone channel unit using inband digital code sequences transmitted over tandem link | |
| JPS6129231A (ja) | パケツト通信方式 | |
| CN111314242B (zh) | 一种支持多通道的包缓存调度仿真验证方法及系统 | |
| JP2000358007A (ja) | 伝送方式、それに用いる端局及び中継器並びにその伝送方法 | |
| US4670873A (en) | System for setting up data transmission circuits between a plurality of stations | |
| WO2004023688A1 (en) | Apparatus and related method for data synchronization across a w ireless network | |
| JPS6129230A (ja) | パケツト通信方式 | |
| CN112543349A (zh) | 一种多端口高速数据同步传输方法 | |
| JPH02281840A (ja) | データ・リンク装置の送信機及び受信機 | |
| WO2015194903A1 (ko) | 응용 계층 순방향 오류 정정 방식을 사용하여 제공되는 방송 서비스의 수신을 제어하는 방법 및 장치 | |
| JPS6143850A (ja) | パケツト連送方式 | |
| JPH05130141A (ja) | パケツト伝送装置 | |
| EP0476968A2 (en) | Clock recovery circuit | |
| JPS5966249A (ja) | デ−タ伝送装置 | |
| JPH0320181B2 (ja) | ||
| CN1149778C (zh) | 经钟控脉冲线路传输附加信息的方法和装置 | |
| CN100499650C (zh) | 数据同步传输网中的协议字节发送方法和系统 | |
| US7065132B2 (en) | Memory-free retimer | |
| JP3226563B2 (ja) | 擬似対応網方式 | |
| SU661543A1 (ru) | Устройство дл св зи центральной и периферийных цифровых вычислительных машин | |
| JPS62179249A (ja) | デ−タ伝送装置 | |
| JPS61166238A (ja) | デジタル情報通信方法 |