JPS61294888A - 厚膜電極 - Google Patents
厚膜電極Info
- Publication number
- JPS61294888A JPS61294888A JP13555285A JP13555285A JPS61294888A JP S61294888 A JPS61294888 A JP S61294888A JP 13555285 A JP13555285 A JP 13555285A JP 13555285 A JP13555285 A JP 13555285A JP S61294888 A JPS61294888 A JP S61294888A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- pattern
- film electrode
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、厚膜法により形成された厚膜電極の改良に関
する。
する。
（発明の背景）
厚膜電極とは、導電性の金属又は金属酸化物粉末と結合
剤例えばガラス粉末とビヒクルとシンナーとをンＲ練し
てなるペーストを、スクリーン印刷技術を用いてセラミ
クス基板上に印刷し、焼成したものであり、従来よりハ
イブリットＩＣ等で多用されている。スクリーン印刷技
術では、所望パタ一ンに印刷することが可能で、そのた
め別のバターニング工程は不要である。しかしながら、
スクリーン印刷により可能なパターンは、比較的粗いパ
ターンであり、８０μｍ以下のラインアンドスペースを
得ることは困難である。
剤例えばガラス粉末とビヒクルとシンナーとをンＲ練し
てなるペーストを、スクリーン印刷技術を用いてセラミ
クス基板上に印刷し、焼成したものであり、従来よりハ
イブリットＩＣ等で多用されている。スクリーン印刷技
術では、所望パタ一ンに印刷することが可能で、そのた
め別のバターニング工程は不要である。しかしながら、
スクリーン印刷により可能なパターンは、比較的粗いパ
ターンであり、８０μｍ以下のラインアンドスペースを
得ることは困難である。
近年、電極パターンの微細化の要求が高まり、そのため
厚膜電極においてもパターンなしくつまり、ベタ）また
は粗いパターンで厚膜電極を形成し、その後フォトエツ
チングプロセスで微細パターンにバターニングすること
が実施されている。
厚膜電極においてもパターンなしくつまり、ベタ）また
は粗いパターンで厚膜電極を形成し、その後フォトエツ
チングプロセスで微細パターンにバターニングすること
が実施されている。
しかし、より微細なパターンにすると、厚膜電極に虫食
い状の孔があき、その結果、配線抵抗が増大してしまう
という問題があった。
い状の孔があき、その結果、配線抵抗が増大してしまう
という問題があった。
また、パターンが比較的粗（てよく、大電流を流す必要
があり、また耐久性が要求される電極パターンについて
厚膜法で形成し、その後、その厚膜電極に一部重ねて、
「薄膜法」例えばスパッタリング法、真空蒸着法、ＣＶ
Ｄ法等でベタに導電性薄膜を形成し、しかる後、フォト
エツチングプロセスにより微細電極パターンを形成させ
る薄膜厚膜混成型も提案されている。
があり、また耐久性が要求される電極パターンについて
厚膜法で形成し、その後、その厚膜電極に一部重ねて、
「薄膜法」例えばスパッタリング法、真空蒸着法、ＣＶ
Ｄ法等でベタに導電性薄膜を形成し、しかる後、フォト
エツチングプロセスにより微細電極パターンを形成させ
る薄膜厚膜混成型も提案されている。
しかし、例えば厚さ０．１μｍのベタに形成された導電
性薄膜を微細にパターニングしようとするとき、厚くと
もせいぜい１μｍのフォトレジストを塗布し、エツチン
グすることが必要であるが、エツチングの結果、フォト
レジストで被覆されている「厚膜電極と重なった部分の
導電性薄膜」に虫食い状に孔があき、その結果、厚膜電
極と導電性薄膜との密着性が低下し、また厚膜電極と導
電性薄膜との間の接触抵抗が増大してしまうという問題
があった。
性薄膜を微細にパターニングしようとするとき、厚くと
もせいぜい１μｍのフォトレジストを塗布し、エツチン
グすることが必要であるが、エツチングの結果、フォト
レジストで被覆されている「厚膜電極と重なった部分の
導電性薄膜」に虫食い状に孔があき、その結果、厚膜電
極と導電性薄膜との密着性が低下し、また厚膜電極と導
電性薄膜との間の接触抵抗が増大してしまうという問題
があった。
（発明の目的）
従って、本発明の目的は、フォトエツチングプロセスで
より微細なパターンにパターニングした場合、厚膜電極
それ自体又はそれに重ねた導電性薄膜（薄膜厚膜混成型
のとき）に虫食い状に孔があくという問題を解決するこ
とにある。
より微細なパターンにパターニングした場合、厚膜電極
それ自体又はそれに重ねた導電性薄膜（薄膜厚膜混成型
のとき）に虫食い状に孔があくという問題を解決するこ
とにある。
（発明の概要）
本発明者は、前記問題点の原因について鋭意研究した結
果、厚膜電極の表面は相当な凹凸状態にあり表面粗さＲ
ｚは４〜７μｍに達することが判った。ペースト中のガ
ラス粉末は焼成時に溶はセラミクス基板表面と金属被膜
を密着させる役割をしているが、焼成中に金属粒子間に
分散していたガラス粉末は金属粒子間から抜は落ちてし
まうため、あとに残った金属被膜はその分の表面凹凸を
持つことは避けられない。特に絶縁層を介して多層とし
たセラミクス基板においては焼成回数が多い分だけガラ
ス粉末の落ち込みが大きく、そのため表面粗さＲｚは６
〜８μｍに達する。
果、厚膜電極の表面は相当な凹凸状態にあり表面粗さＲ
ｚは４〜７μｍに達することが判った。ペースト中のガ
ラス粉末は焼成時に溶はセラミクス基板表面と金属被膜
を密着させる役割をしているが、焼成中に金属粒子間に
分散していたガラス粉末は金属粒子間から抜は落ちてし
まうため、あとに残った金属被膜はその分の表面凹凸を
持つことは避けられない。特に絶縁層を介して多層とし
たセラミクス基板においては焼成回数が多い分だけガラ
ス粉末の落ち込みが大きく、そのため表面粗さＲｚは６
〜８μｍに達する。
従って、より微細なパターンにパターニングしようとし
てフォトレジストを薄く例えば０．５μｍ厚に塗布した
場合、電極表面の凸部がフォトレジス［・によって被覆
されず凸部がエツチングの際に腐食されて虫食い状に孔
があくことが判った。また、厚膜電極の表面がそのよう
に凹凸状態なので、その上に重ねて導電性薄膜を形成す
ると、重なった部分の導電性薄膜は同様に相当な凹凸状
態となり、より微細なパターンにパターニングしようと
してフォトレジストを薄く塗布した場合、薄膜表面の凸
部がフォトレジストによって被覆されず凸部がエツチン
グの際に腐食されて虫食い状に孔があくことが判った。
てフォトレジストを薄く例えば０．５μｍ厚に塗布した
場合、電極表面の凸部がフォトレジス［・によって被覆
されず凸部がエツチングの際に腐食されて虫食い状に孔
があくことが判った。また、厚膜電極の表面がそのよう
に凹凸状態なので、その上に重ねて導電性薄膜を形成す
ると、重なった部分の導電性薄膜は同様に相当な凹凸状
態となり、より微細なパターンにパターニングしようと
してフォトレジストを薄く塗布した場合、薄膜表面の凸
部がフォトレジストによって被覆されず凸部がエツチン
グの際に腐食されて虫食い状に孔があくことが判った。
そこで、本発明者は、Ｉｙ−膜電極の表面を研磨して平
滑化することを着想し、本発明を成すにいたった。
滑化することを着想し、本発明を成すにいたった。
従って、本発明は、厚膜電極の表面を研磨して平滑化し
た点に特徴がある。
た点に特徴がある。
表面粗さＲｚは２μｍ以下特に１μｍ以下にすることが
好ましい。
好ましい。
以下、実施例により本発明を具体的に説明するが、本発
明はこれに限定されるものではない。
明はこれに限定されるものではない。
実施例１
アルミナ基板上に厚膜用Ａｕペーストをベタに印刷し、
焼成して表面粗さＲｚ＝４μｍの７１．ｕ厚膜電極を製
造した後、Ｃｒ、０３を研磨材とした棒状パフ研磨材を
用いてパフ研磨することにより、表面粗さＲｚ＝０．９
μｍの厚膜電極を得た。
焼成して表面粗さＲｚ＝４μｍの７１．ｕ厚膜電極を製
造した後、Ｃｒ、０３を研磨材とした棒状パフ研磨材を
用いてパフ研磨することにより、表面粗さＲｚ＝０．９
μｍの厚膜電極を得た。
これに１μｍ厚のレジストを塗布しフォトリソグラフィ
によりパターニングした後、ヨウ素ヨウ化カリウム混液
でエツチングすることにより２０μｍのラインアンドス
ペースを実現できた。しかも、電極表面には虫食い状の
孔は全く認められなかった。それに対し、表面粗さＲｚ
＝４μｍのＡｕ厚膜電極を虫食い状の孔を作ることなし
にパターニングしようとすると５０Ｉ１ｍ以下のライン
アンドスペースは困難であった。
によりパターニングした後、ヨウ素ヨウ化カリウム混液
でエツチングすることにより２０μｍのラインアンドス
ペースを実現できた。しかも、電極表面には虫食い状の
孔は全く認められなかった。それに対し、表面粗さＲｚ
＝４μｍのＡｕ厚膜電極を虫食い状の孔を作ることなし
にパターニングしようとすると５０Ｉ１ｍ以下のライン
アンドスペースは困難であった。
実施例２
実施例１において研磨材をＦｅ５ｏｓに変えて同様に実
施したところ同様の結果を得た。
施したところ同様の結果を得た。
実施例３
実施例１と同じ表面粗さＲｚ＝４μｍのＡｕ厚膜電極を
、回転させた真鍮製ワイヤブラシにより磨いたところ、
実施例１と同様の結果を得た。
、回転させた真鍮製ワイヤブラシにより磨いたところ、
実施例１と同様の結果を得た。
実施例４
実施例１と同じ表面粗さＲｚ＝４μｍのＡｕ厚膜電極を
、硬質ゴムを先端につけたグラインダーで磨いたところ
、実施例１と同様の結果を得た。
、硬質ゴムを先端につけたグラインダーで磨いたところ
、実施例１と同様の結果を得た。
実施例５
アルミナ基板上に厚膜用Ａｕペーストをマスクを通して
スクリーン印刷して焼成し、第１図のような１００μｍ
ラインアンドスペースのパターンを有するへＵ厚膜電極
（表面粗さＲｚ＝５μｍ）パターン１を形成した。
スクリーン印刷して焼成し、第１図のような１００μｍ
ラインアンドスペースのパターンを有するへＵ厚膜電極
（表面粗さＲｚ＝５μｍ）パターン１を形成した。
その後：実施例１で述べたパフ研磨加工を行ったところ
パターン中央部は実施例１と同様に表面粗さが低下し、
更にパターン端部は角がとれて丸みを帯びた。この上に
膜厚０．１μｍのＮｉＣｒ薄膜、膜厚０．５μｍのＡｕ
薄膜を順次真空蒸着して２層構造の導電性薄膜を形成し
、その後、厚さ１μｍのフォトレジストを塗布しフォト
リソグラフィ法によりレジストをバターニングした後、
Ａｕ薄膜をヨウ素ヨウ化カリウム混液で、ＮｉＣｒ薄膜
を硝酸第２セリウムアンモニウム溶液で順次エツチング
し、第２図に示すように１０μｍのラインアンドスペー
スの微細な薄膜電橋パターン２を形成することができた
。
パターン中央部は実施例１と同様に表面粗さが低下し、
更にパターン端部は角がとれて丸みを帯びた。この上に
膜厚０．１μｍのＮｉＣｒ薄膜、膜厚０．５μｍのＡｕ
薄膜を順次真空蒸着して２層構造の導電性薄膜を形成し
、その後、厚さ１μｍのフォトレジストを塗布しフォト
リソグラフィ法によりレジストをバターニングした後、
Ａｕ薄膜をヨウ素ヨウ化カリウム混液で、ＮｉＣｒ薄膜
を硝酸第２セリウムアンモニウム溶液で順次エツチング
し、第２図に示すように１０μｍのラインアンドスペー
スの微細な薄膜電橋パターン２を形成することができた
。
実施例６
アルミナ基板上に厚膜用Ａｕペーストをベタに印刷し焼
成して表面粗さＲｚ＝４μｍの厚膜電極を製造した。次
にｑの厚膜電極をフォトエツチングによりバターニング
して第３図の如き５０μｍのラインアンドスペースの厚
膜電極パターン冒を形成した。
成して表面粗さＲｚ＝４μｍの厚膜電極を製造した。次
にｑの厚膜電極をフォトエツチングによりバターニング
して第３図の如き５０μｍのラインアンドスペースの厚
膜電極パターン冒を形成した。
その後実施例１で述べたパフ研磨加工を行ったところパ
ターン中央部は実施例１と同様に表面粗さが低下し、更
にパターン端部は角がとれて丸みを帯びた。ぞれに対し
て、パフ研磨加工する前の厚膜電極パターン１は、パタ
ーン端部が鋭利なため、端部は特にレジストの乗り（被
覆性）が悪く、従って、研磨加工により端部が丸みを帯
びることは、レジスト被覆性を上げる意味で好ましいこ
とであり、この意味でも本発明の研磨は有用である。
ターン中央部は実施例１と同様に表面粗さが低下し、更
にパターン端部は角がとれて丸みを帯びた。ぞれに対し
て、パフ研磨加工する前の厚膜電極パターン１は、パタ
ーン端部が鋭利なため、端部は特にレジストの乗り（被
覆性）が悪く、従って、研磨加工により端部が丸みを帯
びることは、レジスト被覆性を上げる意味で好ましいこ
とであり、この意味でも本発明の研磨は有用である。
次に、実施例５と同様に導電性薄膜を形成し、バターニ
ングを行ない、第４図に示す如き１０μｍのラインアン
ドスペースの微細な薄膜電極パターン２を形成すること
ができた。
ングを行ない、第４図に示す如き１０μｍのラインアン
ドスペースの微細な薄膜電極パターン２を形成すること
ができた。
以上の例は、全てＡｕ厚膜電極について述べたが、導電
性金属としては、Ａｕに限るものではなく、例えばＡｇ
、Ｐｄ、Ｒｈなどの金属、Ａｇ−Ｐｄ、 Ａｕ−Ｐｄ
、 Ａｕ−Ｐｔ、 Ａｕ−Ｐｔ −Ｐｄなどの合金
、また導電性金属酸化物としては、Ｐｄ、Ｒｈ、Ｔｃ、
Ｉｎ、Ｓｂ、Ｃｕ、Ｓｎ。
性金属としては、Ａｕに限るものではなく、例えばＡｇ
、Ｐｄ、Ｒｈなどの金属、Ａｇ−Ｐｄ、 Ａｕ−Ｐｄ
、 Ａｕ−Ｐｔ、 Ａｕ−Ｐｔ −Ｐｄなどの合金
、また導電性金属酸化物としては、Ｐｄ、Ｒｈ、Ｔｃ、
Ｉｎ、Ｓｂ、Ｃｕ、Ｓｎ。
Ｎｉ、Ｒｕなどの酸化物、Ａｇ−ＲｄＯ，Ａｇ−Ｒｈ０
などのサーメットなども使用することができる。
などのサーメットなども使用することができる。
（発明の効果）
以上のように本発明によれば、厚膜電極の表面 ″粗さ
が著しく小さくなるため、フォトエツチングにおける微
細加工性、バターニング精度が向上し、この電極を使用
して作製した素子の高密度化、高品質化、小型化に大き
な効果が期待できる。特に近年高密度化が進んできてい
るハイブリッドＩＣ用基板、サーマルヘッド用基板に有
効である。
が著しく小さくなるため、フォトエツチングにおける微
細加工性、バターニング精度が向上し、この電極を使用
して作製した素子の高密度化、高品質化、小型化に大き
な効果が期待できる。特に近年高密度化が進んできてい
るハイブリッドＩＣ用基板、サーマルヘッド用基板に有
効である。
第１図は、実施例５でスクリーン印刷法で形成した厚膜
電極パターンの平面図である。 第２図は、実施例５でフォトリソグラフィ法で形成した
導電性薄膜パターンを主として示す平面図である。 第３図は、実施例６でフォトリソグラフィ法でパターニ
ングした厚膜電極パターンの平面図である。 第４図は、実施例６でフォトリソグラフィ法で形成した
導電性薄膜パターンを主として示す平面図である。 〔主要部分の符号の説明〕 １・・・厚膜電極パターン ２・・・導電性薄膜パターン ３・・・基板
電極パターンの平面図である。 第２図は、実施例５でフォトリソグラフィ法で形成した
導電性薄膜パターンを主として示す平面図である。 第３図は、実施例６でフォトリソグラフィ法でパターニ
ングした厚膜電極パターンの平面図である。 第４図は、実施例６でフォトリソグラフィ法で形成した
導電性薄膜パターンを主として示す平面図である。 〔主要部分の符号の説明〕 １・・・厚膜電極パターン ２・・・導電性薄膜パターン ３・・・基板
Claims (1)
- 【特許請求の範囲】 １ 表面を研磨して平滑化したことを特徴とする厚膜電
極。 ２ 表面粗さが２μｍ以下であることを特徴とする特許
請求の範囲第１項記載の厚膜電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13555285A JPS61294888A (ja) | 1985-06-21 | 1985-06-21 | 厚膜電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13555285A JPS61294888A (ja) | 1985-06-21 | 1985-06-21 | 厚膜電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61294888A true JPS61294888A (ja) | 1986-12-25 |
Family
ID=15154459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13555285A Pending JPS61294888A (ja) | 1985-06-21 | 1985-06-21 | 厚膜電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294888A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214853A (ja) * | 1997-11-21 | 1999-08-06 | Sony Corp | 配線板の製造方法 |
| JP2008254423A (ja) * | 2007-03-13 | 2008-10-23 | Tdk Corp | サーマルヘッド、印画装置、およびサーマルヘッドの製造方法 |
| JP2021115717A (ja) * | 2020-01-23 | 2021-08-10 | ローム株式会社 | サーマルプリントヘッドの製造方法およびサーマルプリントヘッド |
-
1985
- 1985-06-21 JP JP13555285A patent/JPS61294888A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214853A (ja) * | 1997-11-21 | 1999-08-06 | Sony Corp | 配線板の製造方法 |
| JP2008254423A (ja) * | 2007-03-13 | 2008-10-23 | Tdk Corp | サーマルヘッド、印画装置、およびサーマルヘッドの製造方法 |
| JP2021115717A (ja) * | 2020-01-23 | 2021-08-10 | ローム株式会社 | サーマルプリントヘッドの製造方法およびサーマルプリントヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111179A (en) | Chip form of surface mounted electrical resistance and its manufacturing method | |
| GB2050218A (en) | Process for forming electroconductive patterns on non-conductive substrates | |
| JP2002313612A (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JP3172623B2 (ja) | サーマルヘッド | |
| JP2002033559A (ja) | 電子回路基板 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JPH068053B2 (ja) | サ−マルヘツド | |
| JPH0439064A (ja) | サーマルヘッド | |
| JPH01204763A (ja) | サーマルヘッド | |
| JPH05205913A (ja) | 金属皮膜固定抵抗器の製造方法 | |
| JPH03214601A (ja) | 可変抵抗器 | |
| JPH03142256A (ja) | サーマルヘッドの製造方法 | |
| JPS54126554A (en) | Thin film type thermal head | |
| JPS6242858A (ja) | サ−マルヘツドの製造方法 | |
| JPS63183862A (ja) | サ−マルヘツドの製造方法 | |
| JPS5869075A (ja) | サ−マルヘツドの製造方法 | |
| JPH0147036B2 (ja) | ||
| JPH07176412A (ja) | 角形チップ抵抗器の製造方法 | |
| JPS63183861A (ja) | サ−マルヘツドの製造方法 | |
| JPH11283810A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS6270594A (ja) | 選択メツキ法 | |
| JPS60140513A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH03162969A (ja) | 薄膜サーマルヘッドおよびその製造方法 |