JPS6130734B2 - - Google Patents
Info
- Publication number
- JPS6130734B2 JPS6130734B2 JP53034529A JP3452978A JPS6130734B2 JP S6130734 B2 JPS6130734 B2 JP S6130734B2 JP 53034529 A JP53034529 A JP 53034529A JP 3452978 A JP3452978 A JP 3452978A JP S6130734 B2 JPS6130734 B2 JP S6130734B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- tungsten
- mos
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
本発明は、MOS型半導体装置の製造方法に関
し、特に外部からの汚染から保護し得、高安定性
を有するMOS型半導体装置の構造を得ることが
できる製造方法について一つの提案をするもので
ある。
し、特に外部からの汚染から保護し得、高安定性
を有するMOS型半導体装置の構造を得ることが
できる製造方法について一つの提案をするもので
ある。
半導体装置、例えばトランジスタ、集積回路装
置等は、近時ますます小型化、高集積化が要求さ
れると共に、その安定性、信頼性により高い値が
要求されている。
置等は、近時ますます小型化、高集積化が要求さ
れると共に、その安定性、信頼性により高い値が
要求されている。
かかる半導体装置の安定性を低下させる一因と
して半導体素子が外部からのアルカリイオンの正
イオン等によつて汚染されることが知られてい
る。そこで、かかる外部からの汚染に対して、従
来、半導体基板の熱酸化処理工程、あるいは電極
形成工程において、汚染物質を除去あるいは捕獲
し得る処理を施すことが行なわれている。
して半導体素子が外部からのアルカリイオンの正
イオン等によつて汚染されることが知られてい
る。そこで、かかる外部からの汚染に対して、従
来、半導体基板の熱酸化処理工程、あるいは電極
形成工程において、汚染物質を除去あるいは捕獲
し得る処理を施すことが行なわれている。
即ち、前記半導体基板の熱酸化処理工程にあつ
ては、酸に雰囲気中へ塩素（Cl2）を含むガスを導
入して該熱酸化処理を行ない、該半導体基板表面
に形成される酸化膜の特に該半導体基板との界面
付近に塩素を内蔵させる手段がとられる。
ては、酸に雰囲気中へ塩素（Cl2）を含むガスを導
入して該熱酸化処理を行ない、該半導体基板表面
に形成される酸化膜の特に該半導体基板との界面
付近に塩素を内蔵させる手段がとられる。
かかる手段は、このような酸化皮膜中の塩素の
存在によつて、該酸化皮膜中へ侵入したナトリウ
ム（Na+）イオン等の汚染物質を電気的に中性化
しようとするものである。
存在によつて、該酸化皮膜中へ侵入したナトリウ
ム（Na+）イオン等の汚染物質を電気的に中性化
しようとするものである。
また、前記電極形成工程にあつては、該電極あ
るいは配線層下の絶縁層（半導体基板表面を覆う
絶縁層）、該電極あるいは配線層を被覆する表面
保護皮膜、あるいは配線層間を絶縁する層間絶縁
層を燐シリケートガラス（PSG）あるいは窒化シ
リコン（Si3N4）皮膜から構成する手段がとられ
る。
るいは配線層下の絶縁層（半導体基板表面を覆う
絶縁層）、該電極あるいは配線層を被覆する表面
保護皮膜、あるいは配線層間を絶縁する層間絶縁
層を燐シリケートガラス（PSG）あるいは窒化シ
リコン（Si3N4）皮膜から構成する手段がとられ
る。
かかる手段は、このような燐シリケートガラス
あるいは窒化シリコン皮膜の存在によつてナトリ
ウム（Na+）イオン等の汚染物質の侵入を遮断あ
るいは捕獲しようとするものである。
あるいは窒化シリコン皮膜の存在によつてナトリ
ウム（Na+）イオン等の汚染物質の侵入を遮断あ
るいは捕獲しようとするものである。
しかしながら、このような従来用いられてきて
いる方法は、一般に工程が複雑化し、工程数が増
加するうえ、その効果が必ずしも充分ではない。
そして、このような耐汚染処理（一般にパツシベ
ーシヨン処理と称する）工程を終了した後であつ
ても半導体素子は気密封止容器等へ収容され、外
部接続端子等が接続されるまでに大気に接触され
るのが一般的であつて、この時、大気中に含まれ
ている汚染物質あるいは水蒸気等が該半導体素子
表面に付着して該半導体素子の安定性を低下させ
る危険性が非常に大きい。
いる方法は、一般に工程が複雑化し、工程数が増
加するうえ、その効果が必ずしも充分ではない。
そして、このような耐汚染処理（一般にパツシベ
ーシヨン処理と称する）工程を終了した後であつ
ても半導体素子は気密封止容器等へ収容され、外
部接続端子等が接続されるまでに大気に接触され
るのが一般的であつて、この時、大気中に含まれ
ている汚染物質あるいは水蒸気等が該半導体素子
表面に付着して該半導体素子の安定性を低下させ
る危険性が非常に大きい。
そこで、このような危険性をより低下させるた
めに前記従来の方法にあつては、一つには半導体
基板の熱酸化処理の際に酸化雰囲気中へ含まれる
塩素の量を増加させ、形成された酸化皮膜中に内
蔵される塩素の量を増大させるという手段をとる
ことができる。しかしながら、このような方法に
よれば、半導体基板表面が過剰にエツチングされ
て表面荒れを生じ、更には該半導体基板表面の界
面準位密度が増加してしまうという大きな欠点を
有する。
めに前記従来の方法にあつては、一つには半導体
基板の熱酸化処理の際に酸化雰囲気中へ含まれる
塩素の量を増加させ、形成された酸化皮膜中に内
蔵される塩素の量を増大させるという手段をとる
ことができる。しかしながら、このような方法に
よれば、半導体基板表面が過剰にエツチングされ
て表面荒れを生じ、更には該半導体基板表面の界
面準位密度が増加してしまうという大きな欠点を
有する。
また、前記従来の方法にあつて、第二には表面
保護皮膜あるいは層間絶縁層を構成する燐シリケ
ートガラスの、燐濃度を高めるという手段をとる
ことができる。しかしながら、このような方法に
よれば、該燐シリケートガラスの吸湿性が増大
し、更に分極現象を生じ易くなつてしまうという
欠点を有する。
保護皮膜あるいは層間絶縁層を構成する燐シリケ
ートガラスの、燐濃度を高めるという手段をとる
ことができる。しかしながら、このような方法に
よれば、該燐シリケートガラスの吸湿性が増大
し、更に分極現象を生じ易くなつてしまうという
欠点を有する。
更に前記従来の方法にあつては、第三には表面
保護皮膜あるいは層間絶縁層を、例えば燐シリケ
ートガラス及び窒化シリコン皮膜の２層あるいは
それ以上の多層構造とするという手段もとること
ができる。しかしながら、このような方法によれ
ばこれら皮膜あるいは層の厚さが実質的に増加し
てしまい、より微細な加工が要求される高集積半
導体素子に対しては適用できないという欠点を有
する。特にMIS型半導体素子を含む半導体素子に
おいては、例えば100〜500〔Å〕程度の絶縁皮膜
が必要とされ、前述の如き多層構造を適用するこ
とは非常に困難である。
保護皮膜あるいは層間絶縁層を、例えば燐シリケ
ートガラス及び窒化シリコン皮膜の２層あるいは
それ以上の多層構造とするという手段もとること
ができる。しかしながら、このような方法によれ
ばこれら皮膜あるいは層の厚さが実質的に増加し
てしまい、より微細な加工が要求される高集積半
導体素子に対しては適用できないという欠点を有
する。特にMIS型半導体素子を含む半導体素子に
おいては、例えば100〜500〔Å〕程度の絶縁皮膜
が必要とされ、前述の如き多層構造を適用するこ
とは非常に困難である。
本発明は、このような従来のパツシベーシヨン
構造を有する半導体装置の有する欠点を除去し、
より簡単な構成をもつてより安定度の高い半導体
装置を得ることのできる製造方法を提供しようと
するものである。
構造を有する半導体装置の有する欠点を除去し、
より簡単な構成をもつてより安定度の高い半導体
装置を得ることのできる製造方法を提供しようと
するものである。
また、本発明は、このような従来のパツシベー
シヨン方法の有する欠点を除去し、より簡単な方
法をもつて充分に大きなパツシベーシヨン効果を
発揮することができる製造方法を提供しようとす
るものである。
シヨン方法の有する欠点を除去し、より簡単な方
法をもつて充分に大きなパツシベーシヨン効果を
発揮することができる製造方法を提供しようとす
るものである。
このため、本発明によれば、半導体基板上にシ
リコン酸化膜のゲート酸化膜を形成し、このゲー
ト酸化膜に接してゲート金属を形成し、このゲー
ト金属として、タングステン、モリブデン、チタ
ン、タンタルの内の少なくとも一つからなる金属
とすると共に、硼素、ゲルマニウムの少なくとも
一つを該ゲート金属中に添加しておき、700℃〜
1100℃の温度にて加熱処理を施して、該ゲート金
属中の硼素またはゲルマニウムをシリコン酸化膜
界面へ拡散させ、MOS特性を安定化する工程を
含んでなることを特徴とするMOS型半導体装置
の製造方法が提供される。
リコン酸化膜のゲート酸化膜を形成し、このゲー
ト酸化膜に接してゲート金属を形成し、このゲー
ト金属として、タングステン、モリブデン、チタ
ン、タンタルの内の少なくとも一つからなる金属
とすると共に、硼素、ゲルマニウムの少なくとも
一つを該ゲート金属中に添加しておき、700℃〜
1100℃の温度にて加熱処理を施して、該ゲート金
属中の硼素またはゲルマニウムをシリコン酸化膜
界面へ拡散させ、MOS特性を安定化する工程を
含んでなることを特徴とするMOS型半導体装置
の製造方法が提供される。
本発明を実施例をもつて詳細に説明しよう。
実施例 １
本発明の第１の実施例として、一方の電極とし
てタングステン（Ｗ）を使用したMOS型ダイオ
ードを掲げて説明する。
てタングステン（Ｗ）を使用したMOS型ダイオ
ードを掲げて説明する。
まず、第１図ａに示されるように、比抵抗２
〔Ω・cm〕のＰ型シリコン（Si）半導体基板１１
を２枚準備し、該シリコン半導体基板１１に対し
て温度1000〔℃〕の酸素中で65分の加熱処理を行
なつて、同図ｂに示されるように該半導体基板１
１の表面に厚さ500〔Å〕の二酸化シリコン
（SiO2）皮膜１２を形成した。
〔Ω・cm〕のＰ型シリコン（Si）半導体基板１１
を２枚準備し、該シリコン半導体基板１１に対し
て温度1000〔℃〕の酸素中で65分の加熱処理を行
なつて、同図ｂに示されるように該半導体基板１
１の表面に厚さ500〔Å〕の二酸化シリコン
（SiO2）皮膜１２を形成した。
次いで、同図ｃに示されるように、本発明に係
る処理として一方の半導体基板上の前記二酸化シ
リコン皮膜１２上に、本発明に係るスパツタリン
グ法により硼素（Ｂ）を含むタングステン１３を
厚さ3500〔Å〕に被着した。この結果、形成され
たタングステン層には、後の分析の結果1019〜
1020〔個／cm3〕の硼素が含まれていた。
る処理として一方の半導体基板上の前記二酸化シ
リコン皮膜１２上に、本発明に係るスパツタリン
グ法により硼素（Ｂ）を含むタングステン１３を
厚さ3500〔Å〕に被着した。この結果、形成され
たタングステン層には、後の分析の結果1019〜
1020〔個／cm3〕の硼素が含まれていた。
また、他方の半導体基板上の二酸化シリコン皮
膜上へは、通常のスパツタリング法によりタング
ステン１３を厚さ3500〔Å〕に被着した。
膜上へは、通常のスパツタリング法によりタング
ステン１３を厚さ3500〔Å〕に被着した。
この時、該スパツタリング処理は、直径４イン
チのタングステンターゲツトを使用し、本発明に
係る方法においてはその表面の周縁部近傍に、高
さ５〔mm〕、縦５〔mm〕、横幅５〔mm〕の窒化硼素
個片をほぼ等間隔に８個載置した。
チのタングステンターゲツトを使用し、本発明に
係る方法においてはその表面の周縁部近傍に、高
さ５〔mm〕、縦５〔mm〕、横幅５〔mm〕の窒化硼素
個片をほぼ等間隔に８個載置した。
また、スパツタリング電源は周波数13.56
〔MHz〕電力250〔Ｗ〕のものを用い、前記タン
グステンターゲツトと被処理半導体基板との間隔
を約４〔cm〕として、約20分間のスパツタリング
処理を行なつて、前述の如く3500〔Å〕のタング
ステン膜厚を得た。
〔MHz〕電力250〔Ｗ〕のものを用い、前記タン
グステンターゲツトと被処理半導体基板との間隔
を約４〔cm〕として、約20分間のスパツタリング
処理を行なつて、前述の如く3500〔Å〕のタング
ステン膜厚を得た。
次いで、通常のフオトエツチング法を適用して
該タングステン層１３を選択エツチングし、同図
ｄに示されるように直径500〔μφ〕の電極１４
を形成した。
該タングステン層１３を選択エツチングし、同図
ｄに示されるように直径500〔μφ〕の電極１４
を形成した。
次いで、前記２枚の半導体基板をそれぞれスク
ライブ処理して同図ｅに示されるように多数の
MOSダイオード素子１５に分割した。
ライブ処理して同図ｅに示されるように多数の
MOSダイオード素子１５に分割した。
しかる後、該MOSダイオード素子を100個毎に
１ロツトとして水素（H2）を５〔％〕含む窒素
（N2）雰囲気中で、種々の温度で、加熱処理を行
ない、各加熱処理温度と該加熱処理後の二酸化シ
リコン皮膜中を移動可能な正イオンの量（正イオ
ン密度）との関係を調査した。
１ロツトとして水素（H2）を５〔％〕含む窒素
（N2）雰囲気中で、種々の温度で、加熱処理を行
ない、各加熱処理温度と該加熱処理後の二酸化シ
リコン皮膜中を移動可能な正イオンの量（正イオ
ン密度）との関係を調査した。
加熱処理温度は600〜1100〔℃〕とされ、各加
熱処理温度において15分間の等時間処理がなされ
た。またタングステン電極と半導体基板との間へ
は、該半導体基板を250〔℃〕に加熱しつつ、該
タングステン電極へ正、半導体基板へ負の電圧を
印加し、二酸化シリコン皮膜中を該タングステン
電極側から半導体基板側へ流れる正イオン電流量
を測定し、この値をもつて該二酸化シリコン皮膜
中を移動可能な正イオンの量（正イオン密度）を
得た。
熱処理温度において15分間の等時間処理がなされ
た。またタングステン電極と半導体基板との間へ
は、該半導体基板を250〔℃〕に加熱しつつ、該
タングステン電極へ正、半導体基板へ負の電圧を
印加し、二酸化シリコン皮膜中を該タングステン
電極側から半導体基板側へ流れる正イオン電流量
を測定し、この値をもつて該二酸化シリコン皮膜
中を移動可能な正イオンの量（正イオン密度）を
得た。
この結果を第２図に示す。同図において曲線Ａ
は本発明に係る構造を有するMOSダイオードの
特性、曲線Ｂは従来構造を有するMOSダイオー
ドの特性である。
は本発明に係る構造を有するMOSダイオードの
特性、曲線Ｂは従来構造を有するMOSダイオー
ドの特性である。
この結果より明らかな如く、本発明に係る構造
を有するMOSダイオードは、700〜1000〔℃〕の
加熱処理温度を施した場合、二酸化シリコン皮膜
中における正イオン密度が、従来構造を有する
MOSダイオードに比較して1/10〜1/100とはるか
に低い。特に900〜1000〔℃〕の加熱処理温度に
おいては、その絶対量が５×109〔個／cm2〕と低
く、本発明の効果は明らかである。
を有するMOSダイオードは、700〜1000〔℃〕の
加熱処理温度を施した場合、二酸化シリコン皮膜
中における正イオン密度が、従来構造を有する
MOSダイオードに比較して1/10〜1/100とはるか
に低い。特に900〜1000〔℃〕の加熱処理温度に
おいては、その絶対量が５×109〔個／cm2〕と低
く、本発明の効果は明らかである。
実施例 ２
本発明の第２の実施例として、一方の電極とし
てタングステン（Ｗ）を使用したMOS型ダイオ
ードを掲げて説明する。
てタングステン（Ｗ）を使用したMOS型ダイオ
ードを掲げて説明する。
まず、前記第１図ａに示されるように、比抵抗
２〔Ω・cm〕のＰ型シリコン（Si）半導体基板１
１を２枚準備し、該シリコン半導体基板１１に対
して温度1000〔％〕の酸素中で65分の加熱処理を
行なつて、同図ｂに示されるように該半導体基板
１１の表面に厚さ500〔Å〕の二酸化シリコン
（SiO2）皮膜１２を形成した。
２〔Ω・cm〕のＰ型シリコン（Si）半導体基板１
１を２枚準備し、該シリコン半導体基板１１に対
して温度1000〔％〕の酸素中で65分の加熱処理を
行なつて、同図ｂに示されるように該半導体基板
１１の表面に厚さ500〔Å〕の二酸化シリコン
（SiO2）皮膜１２を形成した。
次いで同図ｃに示されるように、本発明に係る
処理として一方の半導体基板上の前記二酸化シリ
コン皮膜１２上に本発明に係るスパツタリング法
（詳細は後述）によりゲルマニウム（Ge）を含む
タングステン１３を厚さ3500〔Å〕に被着した。
この結果、形成されたタングステン層には後の分
析結果1019〜1020〔個／cm3〕のゲルマニウムが含
まれていた。
処理として一方の半導体基板上の前記二酸化シリ
コン皮膜１２上に本発明に係るスパツタリング法
（詳細は後述）によりゲルマニウム（Ge）を含む
タングステン１３を厚さ3500〔Å〕に被着した。
この結果、形成されたタングステン層には後の分
析結果1019〜1020〔個／cm3〕のゲルマニウムが含
まれていた。
また、他方の半導体基板上の二酸化シリコン皮
膜上へは通常のスパツタリング法によりタングス
テン１３を厚さ3500〔Å〕に被着した。
膜上へは通常のスパツタリング法によりタングス
テン１３を厚さ3500〔Å〕に被着した。
この時、該スパツタリング処理は直径４インチ
のタングステンターゲツトを使用し、本発明に係
る方法においてはその表面の周縁部近傍に高さ５
〔mm〕縦５〔mm〕、横幅５〔mm〕のゲルマニウム個
片をほぼ等間隔に８個載置した。
のタングステンターゲツトを使用し、本発明に係
る方法においてはその表面の周縁部近傍に高さ５
〔mm〕縦５〔mm〕、横幅５〔mm〕のゲルマニウム個
片をほぼ等間隔に８個載置した。
また、スパツタリング電源は周波数13.56
〔MHz〕電力250〔Ｗ〕のものを用い、前記タン
グステンターゲツトと被処理半導体基板との間隔
を約４〔cm〕として、約20分間のスパツタリング
処理を行なつて、前述の如く3500〔Å〕のタング
ステン膜厚を得た。
〔MHz〕電力250〔Ｗ〕のものを用い、前記タン
グステンターゲツトと被処理半導体基板との間隔
を約４〔cm〕として、約20分間のスパツタリング
処理を行なつて、前述の如く3500〔Å〕のタング
ステン膜厚を得た。
次いで、通常のフオトエツチング法を適用して
該タングステン層１３を選択エツチングし、同図
ｄに示されるように直径500〔μφ〕の電極１４
を形成した。
該タングステン層１３を選択エツチングし、同図
ｄに示されるように直径500〔μφ〕の電極１４
を形成した。
次いで前記２枚の半導体基板をそれぞれスクラ
イブ処理して同図ｅに示されるように多数の
MOSダイオード素子１５に分割した。
イブ処理して同図ｅに示されるように多数の
MOSダイオード素子１５に分割した。
しかる後、該MOSダイオード素子を100個毎に
１ロツトとして水素（H2）を５〔％〕含む窒素
（N2）雰囲気中で種々の温度で加熱処理を行い、
各加熱処理温度と該加熱処理後の二酸化シリコン
皮膜中を移動可能な正イオンの量（正イオン密
度）との関係を調査した。
１ロツトとして水素（H2）を５〔％〕含む窒素
（N2）雰囲気中で種々の温度で加熱処理を行い、
各加熱処理温度と該加熱処理後の二酸化シリコン
皮膜中を移動可能な正イオンの量（正イオン密
度）との関係を調査した。
加熱処理温度は700〜1100〔℃〕とされ、各加
熱処理温度において15分間の等時間処理がなされ
た。また、タングステン電極と半導体基板との間
へは該半導体基板を250〔℃〕に加熱しつつ該タ
ングステン電極へ正、半導体基板へ負の電圧を印
加し、二酸化シリコン皮膜中を該タングステン電
極側から半導体基板側へ流れる正イオン電流量を
測定し、この値をもつて該二酸化シリコン皮膜中
を移動可能な正イオンの量（正イオン密度）を得
た。
熱処理温度において15分間の等時間処理がなされ
た。また、タングステン電極と半導体基板との間
へは該半導体基板を250〔℃〕に加熱しつつ該タ
ングステン電極へ正、半導体基板へ負の電圧を印
加し、二酸化シリコン皮膜中を該タングステン電
極側から半導体基板側へ流れる正イオン電流量を
測定し、この値をもつて該二酸化シリコン皮膜中
を移動可能な正イオンの量（正イオン密度）を得
た。
この結果を第３図に示す。同図において曲線Ａ
は本発明に係る構造を有するMOSダイオードの
特性、曲線Ｂは従来構造を有するMOSダイオー
ドの特性である。
は本発明に係る構造を有するMOSダイオードの
特性、曲線Ｂは従来構造を有するMOSダイオー
ドの特性である。
この結果より明らかな如く、本発明に係る構造
を有するMOSダイオードは、800〜1000〔℃〕の
加熱処理温度を施した場合、二酸化シリコン皮膜
中における正イオン密度が、従来構造を有する
MOSダイオードに比較して1/10〜1/25とはるか
に低い。特に1000〔℃〕の加熱処理温度において
は、その絶対量が５×109〔個／cm2〕と低く、本
発明の効果は明らかである。
を有するMOSダイオードは、800〜1000〔℃〕の
加熱処理温度を施した場合、二酸化シリコン皮膜
中における正イオン密度が、従来構造を有する
MOSダイオードに比較して1/10〜1/25とはるか
に低い。特に1000〔℃〕の加熱処理温度において
は、その絶対量が５×109〔個／cm2〕と低く、本
発明の効果は明らかである。
実施例 ３
本発明の第３の実施例として、一方の電極とし
てモリブデン（Mo）を使用したMOS型ダイオー
ドを掲げて説明する。
てモリブデン（Mo）を使用したMOS型ダイオー
ドを掲げて説明する。
まず、前記第１図ａに示されるように比抵抗２
〔Ω・cm〕のＰ型シリコン（Si）半導体基板１１
を２枚準備し、該シリコン半導体基板１１に対し
て温度1000〔℃〕の酸素中で65分の加熱処理を行
なつて、同図ｂに示されるように該半導体基板１
１の表面に厚さ500〔Å〕の二酸化シリコン
（SiO2）皮膜１２を形成した。
〔Ω・cm〕のＰ型シリコン（Si）半導体基板１１
を２枚準備し、該シリコン半導体基板１１に対し
て温度1000〔℃〕の酸素中で65分の加熱処理を行
なつて、同図ｂに示されるように該半導体基板１
１の表面に厚さ500〔Å〕の二酸化シリコン
（SiO2）皮膜１２を形成した。
次いで同図ｃに示されるように、本発明に係る
処理として一方の半導体基板上の前記二酸化シリ
コン皮膜１２上に本発明に係るスパツタリング法
（詳細は後述）により硼素（Ｂ）を含むモリブデ
ン（Mo）１３を厚さ3500〔Å〕に被着した。こ
の結果、形成されたモリブデン層には、後の分析
の結果1019〜1020〔個／cm3〕の硼素が含まれてい
た。
処理として一方の半導体基板上の前記二酸化シリ
コン皮膜１２上に本発明に係るスパツタリング法
（詳細は後述）により硼素（Ｂ）を含むモリブデ
ン（Mo）１３を厚さ3500〔Å〕に被着した。こ
の結果、形成されたモリブデン層には、後の分析
の結果1019〜1020〔個／cm3〕の硼素が含まれてい
た。
また、他方の半導体基板上の二酸化シリコン皮
膜上へは、通常のスパツタリング法によりモリブ
デン層１３を厚さ3500〔Å〕に被置した。
膜上へは、通常のスパツタリング法によりモリブ
デン層１３を厚さ3500〔Å〕に被置した。
この時、該スパツタリング処理は、直径４イン
チのモリブデンターゲツトを使用し、本発明に係
る方法においてはその表面の周縁部近傍に、高さ
５〔mm〕、縦５〔mm〕、横幅５〔mm〕の窒化硼素個
片をほぼ等間隔に８個載置した。
チのモリブデンターゲツトを使用し、本発明に係
る方法においてはその表面の周縁部近傍に、高さ
５〔mm〕、縦５〔mm〕、横幅５〔mm〕の窒化硼素個
片をほぼ等間隔に８個載置した。
また、スパツタリング電源は周波数13.56
〔MHz〕電力250〔Ｗ〕のものを用い、前記モリ
ブデンターゲツトと被処理半導体基板との間隔を
約４〔cm〕として、約20分間のスパツタリング処
理を行なつて、前述の如く3500〔Å〕のモリブデ
ン膜厚を得た。
〔MHz〕電力250〔Ｗ〕のものを用い、前記モリ
ブデンターゲツトと被処理半導体基板との間隔を
約４〔cm〕として、約20分間のスパツタリング処
理を行なつて、前述の如く3500〔Å〕のモリブデ
ン膜厚を得た。
次いで、通常のフオトエツチング法を適用して
該モリブデン層１３を選択エツチングし、同図ｄ
に示されるように直径500〔μφ〕の電極１４を
形成した。
該モリブデン層１３を選択エツチングし、同図ｄ
に示されるように直径500〔μφ〕の電極１４を
形成した。
次いで前記２枚の半導体基板をそれぞれスクラ
イブ処理して同図ｅに示されるように多数の
MOSダイオード素子１５に分割した。
イブ処理して同図ｅに示されるように多数の
MOSダイオード素子１５に分割した。
しかる後、該MOSダイオード素子を100個毎に
１ロツトとして水素（H2）を５〔％〕含む窒素
（N2）雰囲気中で、種々の温度で、加熱処理を行
ない、各加熱処理温度と該加熱処理後の二酸化シ
リコン皮膜中を移動可能な正イオンの量（正イオ
ン密度）との関係を調査した。
１ロツトとして水素（H2）を５〔％〕含む窒素
（N2）雰囲気中で、種々の温度で、加熱処理を行
ない、各加熱処理温度と該加熱処理後の二酸化シ
リコン皮膜中を移動可能な正イオンの量（正イオ
ン密度）との関係を調査した。
加熱処理温度は700〜1100〔℃〕とされ、各加
熱処理温度において15分間の等時間処理がなされ
た。また、モリブデン電極と半導体基板との間へ
は、該半導体基板を250〔℃〕に加熱しつつ該モ
リブデン電極へ正、半導体基板への負の電圧を印
加し、二酸化シリコン皮膜中を該モリブデン電極
側から半導体基板側へ流れる正イオン電流量を測
定し、この値をもつて該二酸化シリコン皮膜中を
移動可能な正イオンの量（正イオン密度）を得
た。
熱処理温度において15分間の等時間処理がなされ
た。また、モリブデン電極と半導体基板との間へ
は、該半導体基板を250〔℃〕に加熱しつつ該モ
リブデン電極へ正、半導体基板への負の電圧を印
加し、二酸化シリコン皮膜中を該モリブデン電極
側から半導体基板側へ流れる正イオン電流量を測
定し、この値をもつて該二酸化シリコン皮膜中を
移動可能な正イオンの量（正イオン密度）を得
た。
この結果を第４図に示す。同図において曲線Ａ
は本発明に係る構造を有するMOSダイオードの
特性、曲線Ｂは従来構造を有するMOSダイオー
ドの特性である。
は本発明に係る構造を有するMOSダイオードの
特性、曲線Ｂは従来構造を有するMOSダイオー
ドの特性である。
この結果より明らかな如く、本発明に係る構造
を有するMOSダイオードは、700〜1000〔℃〕の
加熱処理温度を施した場合、二酸化シリコン皮膜
中における正イオン密度が、従来構造を有する
MOSダイオードに比較して1/3〜1/10とはるかに
低い。特に1000〔℃〕の加熱処理温度において
は、その絶対量が4.5×109〔個／cm2〕と低く、本
発明の効果は明らかである。
を有するMOSダイオードは、700〜1000〔℃〕の
加熱処理温度を施した場合、二酸化シリコン皮膜
中における正イオン密度が、従来構造を有する
MOSダイオードに比較して1/3〜1/10とはるかに
低い。特に1000〔℃〕の加熱処理温度において
は、その絶対量が4.5×109〔個／cm2〕と低く、本
発明の効果は明らかである。
このように二酸化シリコン皮膜中における移動
可能な正イオンの量が少ないということは、該正
イオンが該二酸化シリコン皮膜中に移動して半導
体基板表面近傍に達し、該半導体基板表面に影響
を与えて該半導体基板の表面状態を変化させる
（例えばＰ型半導体基板であれば、その表面をＮ
型化する）現象を生ずる可能性がより少ないとい
うことである。
可能な正イオンの量が少ないということは、該正
イオンが該二酸化シリコン皮膜中に移動して半導
体基板表面近傍に達し、該半導体基板表面に影響
を与えて該半導体基板の表面状態を変化させる
（例えばＰ型半導体基板であれば、その表面をＮ
型化する）現象を生ずる可能性がより少ないとい
うことである。
このように、本発明において、二酸化シリコン
皮膜中における移動可能な正イオンの量を減少さ
せ得るのは、前述の如くタングステン、あるいは
モリブデン電極中に含有された硼素、あるいはゲ
ルマニウム並びに加熱処理によつて該タングステ
ンあるいはモリブデン電極中から二酸化シリコン
皮膜中の該タングステン、あるいはモリブデン電
極と二酸化シリコン皮膜との界面近傍へ導入され
た硼素によつて、正イオン、例えばナトリウム
（Na+）イオンが捕獲されるためと推察される。
皮膜中における移動可能な正イオンの量を減少さ
せ得るのは、前述の如くタングステン、あるいは
モリブデン電極中に含有された硼素、あるいはゲ
ルマニウム並びに加熱処理によつて該タングステ
ンあるいはモリブデン電極中から二酸化シリコン
皮膜中の該タングステン、あるいはモリブデン電
極と二酸化シリコン皮膜との界面近傍へ導入され
た硼素によつて、正イオン、例えばナトリウム
（Na+）イオンが捕獲されるためと推察される。
このような本発明の構成並びに効果は、MOS
型トランジスタを製造する場合に適用して、その
特長がより発揮される。
型トランジスタを製造する場合に適用して、その
特長がより発揮される。
例えば、第５図ａ〜ｅに示されるMOS型トラ
ンジスタの製造工程に本発明を適用することがで
きる。
ンジスタの製造工程に本発明を適用することがで
きる。
まず、Ｐ型シリコン半導体基板５１が準備さ
れ、周知の例えば窒化シリコン膜５２をマスクと
する選択酸化法により、該半導体基板の素子形成
領域５３以外の表面に該半導体基板中に一部埋込
まれたフイールド酸化膜５４形成する。この状態
を同図ａに示す。
れ、周知の例えば窒化シリコン膜５２をマスクと
する選択酸化法により、該半導体基板の素子形成
領域５３以外の表面に該半導体基板中に一部埋込
まれたフイールド酸化膜５４形成する。この状態
を同図ａに示す。
次いで、前記窒化シリコン膜５２を除去した
後、表出された半導体基板５１の素子形成領域を
再酸化して厚さ100〜500〔Å〕の二酸化シリコン
からなるゲート絶縁膜５５を形成する。この状態
を同図ｂに示す。
後、表出された半導体基板５１の素子形成領域を
再酸化して厚さ100〜500〔Å〕の二酸化シリコン
からなるゲート絶縁膜５５を形成する。この状態
を同図ｂに示す。
次いで、該ゲート絶縁膜５５並びにフイールド
酸化膜５４表面に、本発明に係る硼素（Ｂ）を含
むタングステン皮膜を被着形成し、これをフオ
ト・エツチング法により選択的に除去してゲート
絶縁膜５５上のほぼ中央にタングステンゲート電
極５６を形成する。この状態を同図ｃに示す。
酸化膜５４表面に、本発明に係る硼素（Ｂ）を含
むタングステン皮膜を被着形成し、これをフオ
ト・エツチング法により選択的に除去してゲート
絶縁膜５５上のほぼ中央にタングステンゲート電
極５６を形成する。この状態を同図ｃに示す。
次いで、該半導体基板５１の直上から、砒素
（As）あるいは燐（Ｐ）等のドナー不純物イオン
を該半導体基板５１中へ注入し、ゲート電極５６
に覆われないゲート絶縁膜５５下の半導体基板５
１表面近傍にドナー不純物被注入領域を形成す
る。
（As）あるいは燐（Ｐ）等のドナー不純物イオン
を該半導体基板５１中へ注入し、ゲート電極５６
に覆われないゲート絶縁膜５５下の半導体基板５
１表面近傍にドナー不純物被注入領域を形成す
る。
次いで、該半導体基板５１を900〔℃〕程の温
度で加熱処理し、前記ドナー不純物を電気的に活
性化して、ソース領域５７、ドレイン領域５８を
形成する。この状態を同図ｄに示す。この加熱処
理の際、前記タングステンゲート電極５６中に含
まれていた硼素がゲート絶縁膜の該ゲート電極５
６とゲート絶縁膜５５との界面近傍へ導入され該
ゲート絶縁膜中に存在していたナトリウム
（Na+）イオン等の正イオンを捕獲し得る。
度で加熱処理し、前記ドナー不純物を電気的に活
性化して、ソース領域５７、ドレイン領域５８を
形成する。この状態を同図ｄに示す。この加熱処
理の際、前記タングステンゲート電極５６中に含
まれていた硼素がゲート絶縁膜の該ゲート電極５
６とゲート絶縁膜５５との界面近傍へ導入され該
ゲート絶縁膜中に存在していたナトリウム
（Na+）イオン等の正イオンを捕獲し得る。
次いで、該ソース領域５７、ドレイン領域５８
上のゲート絶縁膜５５、ゲート電極５６並びに、
前記フイールド酸化膜５４を覆つて燐シリケート
ガラス５９を被着形成し、ソース領域５７、ドレ
イン領域５８上の該燐シリケートガラス５９及び
前記ゲート絶縁膜５５を選択的に除去した後、金
属例えばアルミニウム（Al）層を被着形成し、
これをフオト・エツチングしてソース電極６０、
ドレイン領域６を形成する。この状態を同図ｅに
示す。このようにして形成されたMOSトランジ
スタはゲート絶縁膜中における移動可能な正イオ
ンが、該ゲート絶縁膜のゲート電極近傍に導入さ
れた硼素の存在によつて著しく減少されるため、
その閾値電圧（Vth）の不要な変動（例えば前記
工程において形成されたMOSトランジスタにお
いては、Vthの低下）を防止することができる。
上のゲート絶縁膜５５、ゲート電極５６並びに、
前記フイールド酸化膜５４を覆つて燐シリケート
ガラス５９を被着形成し、ソース領域５７、ドレ
イン領域５８上の該燐シリケートガラス５９及び
前記ゲート絶縁膜５５を選択的に除去した後、金
属例えばアルミニウム（Al）層を被着形成し、
これをフオト・エツチングしてソース電極６０、
ドレイン領域６を形成する。この状態を同図ｅに
示す。このようにして形成されたMOSトランジ
スタはゲート絶縁膜中における移動可能な正イオ
ンが、該ゲート絶縁膜のゲート電極近傍に導入さ
れた硼素の存在によつて著しく減少されるため、
その閾値電圧（Vth）の不要な変動（例えば前記
工程において形成されたMOSトランジスタにお
いては、Vthの低下）を防止することができる。
しかもこのような効果を得るための加熱処理
は、前述の如くイオン注入されたソース領域、ド
レイン領域形成用不純物の活性化のための熱処理
を利用し得るため、工程の増加を招来することは
ない。更にこのような加熱処理は、該イオン注入
された不純物の活性化の際の加熱処理に限られ
ず、通常の気相拡散法、固相−固相拡散法によつ
て所望の領域を形成する際の加熱処理を適用する
こともできる。
は、前述の如くイオン注入されたソース領域、ド
レイン領域形成用不純物の活性化のための熱処理
を利用し得るため、工程の増加を招来することは
ない。更にこのような加熱処理は、該イオン注入
された不純物の活性化の際の加熱処理に限られ
ず、通常の気相拡散法、固相−固相拡散法によつ
て所望の領域を形成する際の加熱処理を適用する
こともできる。
また、前述の如きMOSトランジスタにおいて
ゲート絶縁膜上に硼素を含むタングステン皮膜を
形成する方法として、更には前述の如きMOSダ
イオードにおいて絶縁皮膜上に一方の電極を形成
する一方法として、本発明においては次のような
スパツタリング処理方法を適用することができ
る。
ゲート絶縁膜上に硼素を含むタングステン皮膜を
形成する方法として、更には前述の如きMOSダ
イオードにおいて絶縁皮膜上に一方の電極を形成
する一方法として、本発明においては次のような
スパツタリング処理方法を適用することができ
る。
該スパツタリング処理は、MOSトランジスタ
のゲート電極等を形成する場合に従来より用いら
れてきたものであつて、本発明の実施にあたつて
も工程の増加を招来するものではない。
のゲート電極等を形成する場合に従来より用いら
れてきたものであつて、本発明の実施にあたつて
も工程の増加を招来するものではない。
前述の如き本発明に係る半導体装置を形成する
方法において絶縁皮膜上に汚染物質を捕獲する物
質例えば砒素を含む金属皮膜を形成する一つの手
段として次のようなスパツタリング処理方法を適
用することができる。
方法において絶縁皮膜上に汚染物質を捕獲する物
質例えば砒素を含む金属皮膜を形成する一つの手
段として次のようなスパツタリング処理方法を適
用することができる。
すなわち、第６図に概略断面構造をもつて示す
ように二極スパツタリング法による。
ように二極スパツタリング法による。
同図において、被処理基板である表面に絶縁皮
膜が形成されたシリコン半導体基板１０１は陽極
（アノード）板１０２に保持され、該陽極板１０
２に対向する陰極（カソード）板１０３上には被
処理物ターゲート１０４が載置される。
膜が形成されたシリコン半導体基板１０１は陽極
（アノード）板１０２に保持され、該陽極板１０
２に対向する陰極（カソード）板１０３上には被
処理物ターゲート１０４が載置される。
ここで特徴とされるところは、該ターゲツト１
０４が前記金属皮膜を形成する金属、例えばタン
グステンの板から構成され、更に該タングステン
板ターゲツト１０４上に複数個の窒化硼素
（BN）個片１０５が載置されてなることである。
０４が前記金属皮膜を形成する金属、例えばタン
グステンの板から構成され、更に該タングステン
板ターゲツト１０４上に複数個の窒化硼素
（BN）個片１０５が載置されてなることである。
このような被処理基板１０１とターゲツト５４
構成においてベルジヤー１０６内を１×10-7
〔Torr〕の高真空とした後、ガス導入口１０７よ
りアルゴン（Ar）ガスを、該ベルジヤー１０６
内圧力が10-2〜10-3〔Torr〕となるように導入
し、予備スパツタリング処理後シヤツター１０８
を開けて所望の時間スパツタリング処理を行な
う。なお、同図において１０９は排気口、１１０
は遮蔽電極である。
構成においてベルジヤー１０６内を１×10-7
〔Torr〕の高真空とした後、ガス導入口１０７よ
りアルゴン（Ar）ガスを、該ベルジヤー１０６
内圧力が10-2〜10-3〔Torr〕となるように導入
し、予備スパツタリング処理後シヤツター１０８
を開けて所望の時間スパツタリング処理を行な
う。なお、同図において１０９は排気口、１１０
は遮蔽電極である。
この結果、半導体基板１０１表面の絶縁皮膜上
へは、硼素を含むタングステン層が形成される。
この時、該硼素の含有量を支えるには、前記窒化
硼素個片１０５の個数あるいは表面積を変更すれ
ばよい。
へは、硼素を含むタングステン層が形成される。
この時、該硼素の含有量を支えるには、前記窒化
硼素個片１０５の個数あるいは表面積を変更すれ
ばよい。
このようなスパツタリング方法によれば金属皮
膜中へは均一な分布を有して汚染物質を捕獲し得
る物質である硼素を含有せしめることができる。
膜中へは均一な分布を有して汚染物質を捕獲し得
る物質である硼素を含有せしめることができる。
なお、このようなスパツタリング処理におい
て、金属板ターゲツト、例えばタングステン板
と、汚染物質を捕獲し得る物質のターゲツト、例
えば窒化硼素個片とを別々のターゲツトとし、シ
ヤツターの制御等により半導体基板表面の絶縁皮
膜上へは、該絶縁皮膜近傍にのみ汚染物質を捕獲
し得る物質を含んだ金属皮膜を形成することがで
きる。
て、金属板ターゲツト、例えばタングステン板
と、汚染物質を捕獲し得る物質のターゲツト、例
えば窒化硼素個片とを別々のターゲツトとし、シ
ヤツターの制御等により半導体基板表面の絶縁皮
膜上へは、該絶縁皮膜近傍にのみ汚染物質を捕獲
し得る物質を含んだ金属皮膜を形成することがで
きる。
更に本発明においては、半導体基板表面の絶縁
皮膜上へ汚染物質を捕獲し得る物質を含んだ金属
皮膜を形成する手段として、前述の如きスパツタ
リング法に限られず、真空蒸着法あるいは化学気
相成長（CVD）法を適用することもできる。
皮膜上へ汚染物質を捕獲し得る物質を含んだ金属
皮膜を形成する手段として、前述の如きスパツタ
リング法に限られず、真空蒸着法あるいは化学気
相成長（CVD）法を適用することもできる。
以上、説明したように、本発明によれば、半導
体基板表面に形成された絶縁皮膜上にナトリウム
（Na+）イオン等の汚染物質を捕獲する物質を含む
金属層を形成し、加熱処理を行なつて該絶縁皮膜
の該金属層と該絶縁皮膜との界面近傍に前記汚染
物質を捕獲し得る物質を含有せしめることによ
り、工程の増加を招くことなく、より安定な半導
体装置を形成することができる。
体基板表面に形成された絶縁皮膜上にナトリウム
（Na+）イオン等の汚染物質を捕獲する物質を含む
金属層を形成し、加熱処理を行なつて該絶縁皮膜
の該金属層と該絶縁皮膜との界面近傍に前記汚染
物質を捕獲し得る物質を含有せしめることによ
り、工程の増加を招くことなく、より安定な半導
体装置を形成することができる。
従つて、この結果、形成された半導体基板表面
に絶縁皮膜が形成され、該絶縁皮膜上に金属層が
形成されてなる半導体装置、例えば前述の如き
MOS型トランジスタ、MOS型ダイオード等は非
常に安定した半導体装置として構成され得る。特
にMOS型トランジスタにあつては、その閾値電
圧（Vth）の不要な変動を招来することのない構
造を得ることができる。
に絶縁皮膜が形成され、該絶縁皮膜上に金属層が
形成されてなる半導体装置、例えば前述の如き
MOS型トランジスタ、MOS型ダイオード等は非
常に安定した半導体装置として構成され得る。特
にMOS型トランジスタにあつては、その閾値電
圧（Vth）の不要な変動を招来することのない構
造を得ることができる。
なお、以上の実施例の説明にあつては、半導体
基板としてシリコンを掲げて説明したが、本発明
はこれにとどまるものではなく、他の半導体物質
への適用も可能である。
基板としてシリコンを掲げて説明したが、本発明
はこれにとどまるものではなく、他の半導体物質
への適用も可能である。
また、同様に電極金属としてタングステン、並
びにモリブデンを掲げて説明したが、本発明はこ
れにとどまるものではなく、前記の700℃〜1100
℃の高熱に耐える他の金属、例えばチタン
（Ti）、タンタル（Ta）の適用も可能である。
びにモリブデンを掲げて説明したが、本発明はこ
れにとどまるものではなく、前記の700℃〜1100
℃の高熱に耐える他の金属、例えばチタン
（Ti）、タンタル（Ta）の適用も可能である。
また、更に本発明を適用し得る半導体装置は、
前述の如きMOS型トランジスタ、MOS型ダイオ
ードにとどまるものではなく、同種のMOS構造
を有する半導体装置へ適用し得ることは明らかで
あろう。
前述の如きMOS型トランジスタ、MOS型ダイオ
ードにとどまるものではなく、同種のMOS構造
を有する半導体装置へ適用し得ることは明らかで
あろう。
第１図は本発明の実施に係るMOS型ダイオー
ドの製造工程を示す工程断面図、第２図乃至第４
図は本発明の実施に係る前記MOS型ダイオード
における絶縁膜中の正イオンの量を示す曲線図、
第５図は本発明の実施に係るMOS型トランジス
タの製造工程を示す工程断面図、第６図は本発明
の実施に係るスパツタリング処理装置の構造の概
略を示す断面図である。 第１図乃至第５図において、１１，５１……半
導体基板、１２，５４，５５……二酸化シリコン
皮膜、１３，１４，５６……金属皮膜。
ドの製造工程を示す工程断面図、第２図乃至第４
図は本発明の実施に係る前記MOS型ダイオード
における絶縁膜中の正イオンの量を示す曲線図、
第５図は本発明の実施に係るMOS型トランジス
タの製造工程を示す工程断面図、第６図は本発明
の実施に係るスパツタリング処理装置の構造の概
略を示す断面図である。 第１図乃至第５図において、１１，５１……半
導体基板、１２，５４，５５……二酸化シリコン
皮膜、１３，１４，５６……金属皮膜。
Claims (1)
- １ 半導体基板上にシリコン酸化膜のゲート酸化
膜を形成し、このゲート酸化膜に接してゲート金
属を形成し、このゲート金属として、タングステ
ン、モリブデン、チタン、タンタルの内の少なく
とも一つからなる金属とすると共に、硼素、ゲル
マニウムの少なくとも一つを該ゲート金属中に添
加しておき、700℃〜1100℃の温度にて加熱処理
を施して、該ゲート金属中の硼素またはゲルマニ
ウムをシリコン酸化膜界面へ拡散させ、MOS特
性を安定化する工程を含んでなることを特徴とす
るMOS型半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3452978A JPS54127283A (en) | 1978-03-25 | 1978-03-25 | Semiconductor device and its manufacture |
| NL7902247A NL7902247A (nl) | 1978-03-25 | 1979-03-22 | Metaal-isolator-halfgeleidertype halfgeleiderinrich- ting en werkwijze voor het vervaardigen ervan. |
| US06/023,460 US4270136A (en) | 1978-03-25 | 1979-03-23 | MIS Device having a metal and insulating layer containing at least one cation-trapping element |
| DE2911484A DE2911484C2 (de) | 1978-03-25 | 1979-03-23 | Metall-Isolator-Halbleiterbauelement |
| US06/217,689 US4349395A (en) | 1978-03-25 | 1980-12-18 | Method for producing MOS semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3452978A JPS54127283A (en) | 1978-03-25 | 1978-03-25 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54127283A JPS54127283A (en) | 1979-10-03 |
| JPS6130734B2 true JPS6130734B2 (ja) | 1986-07-15 |
Family
ID=12416792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3452978A Granted JPS54127283A (en) | 1978-03-25 | 1978-03-25 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54127283A (ja) |
-
1978
- 1978-03-25 JP JP3452978A patent/JPS54127283A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54127283A (en) | 1979-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349395A (en) | Method for producing MOS semiconductor device | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH039614B2 (ja) | ||
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JPS6259467B2 (ja) | ||
| JPH0558257B2 (ja) | ||
| US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
| JPS6228591B2 (ja) | ||
| JPH07245267A (ja) | 半導体装置の製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5933255B2 (ja) | 半導体装置の製造方法 | |
| JPH0586672B2 (ja) | ||
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPS62293772A (ja) | 半導体装置 | |
| JPS6011473B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JPH0433129B2 (ja) | ||
| JPS6341063A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPS6218021A (ja) | 半導体装置の製造方法 | |
| RU1519452C (ru) | Способ изготовления мдп бис | |
| JPS61137317A (ja) | 半導体装置用電極材料 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 |